电子装置制造方法及图纸

技术编号:33904516 阅读:20 留言:0更新日期:2022-06-25 18:26
本发明专利技术提供一种电子装置。电子装置包括核心电路以及检测电路。核心电路接收不同的第一时钟信号以及第二时钟信号。核心电路根据第一时钟信号以及第二时钟信号以分别产生第一工作状态以及第二工作状态。检测电路检测第一工作状态以及第二工作状态间的关系来产生重置信号,其中,重置信号用以重置第一工作状态以及第二工作状态间的关系为初始对应关系,并消除电磁干扰对电子装置所产生的影响。除电磁干扰对电子装置所产生的影响。除电磁干扰对电子装置所产生的影响。

【技术实现步骤摘要】
电子装置


[0001]本专利技术涉及一种电子装置,特别是涉及一种可克服因电磁干扰而产生误动作的电子装置。

技术介绍

[0002]在现今的集成电路的设计中,常需要在内部设置许多不同的时钟域(clock domain),因此有许多跨频(cross clock)处理的机制,例如异步缓冲电路。当异步缓冲电路接收不同时钟源(clock source),但频率相同的时钟信号,可以采用一读一写的方式来进行运作。如果数据流是连续不断的(例如影像数据),此缓冲电路会持续地写入数据并读出数据,并维持使读写点(read/write point)间的一定的关系,并可持续执行数据的输出。
[0003]在当集成电路发生静电放电现象,或者因外力而产生电磁干扰时,不同时钟的时钟信号,可能因为对于干扰的耐受度不同,而产生不同的变异,例如频率飘移。这个时钟信号的变异现象,可能会造成缓冲电路读写动作间的关系产生破坏,可能使输出的数据产生错误。

技术实现思路

[0004]本专利技术是针对一种电子装置,可避免因电磁干扰而产生误动作。
[0005]根据本专利技术的实施例,电子装置包括核心电路以及检测电路。核心电路接收不同的第一时钟信号以及第二时钟信号。核心电路根据第一时钟信号以及第二时钟信号以分别产生第一工作状态以及第二工作状态。检测电路耦接核心电路。检测电路检测第一工作状态以及第二工作状态间的关系来产生重置信号,其中重置信号用以重置第一工作状态以及第二工作状态间的关系为初始对应关系。
[0006]根据上述,本专利技术的电子装置可根据不同时钟信号分别执行不同的动作并具有不同的工作状态。本专利技术的电子装置并可在因电磁干扰而使工作状态间的关系产生变异时,提供重置信号以使多个工作状态间的关系恢复为正常的初始对应关系。如此一来,电子装置因电磁干扰所产生的误动作可以被避免。
附图说明
[0007]包含附图以便进一步理解本专利技术,且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例,并与描述一起用于解释本专利技术的原理。
[0008]图1出示本专利技术一实施例的电子装置的示意图;
[0009]图2A示出本专利技术另一实施例的电子装置的示意图;
[0010]图2B示出的本专利技术图2A实施例的电子装置的动作示意图;
[0011]图3示出本专利技术实施例的检测电路的一实施方式的示意图;
[0012]图4A示出本专利技术另一实施例的电子装置的示意图;
[0013]图4B示出的本专利技术图4A实施例的电子装置的动作细节示意图;
[0014]图5示出本专利技术另一实施例的电子装置的示意图。
[0015]附图标号说明
[0016]100、200、400、500:电子装置;
[0017]110、510:核心电路;
[0018]120、220、300、430、520:检测电路;
[0019]210:数据缓冲器;
[0020]310:记录器;
[0021]320:处理器;
[0022]410:第一状态机电路;
[0023]420:第二状态机电路;
[0024]511~51N:子电路;
[0025]521、522:计数器;
[0026]523:判断器;
[0027]CKA、CKB:时钟信号;
[0028]DATAA、DATAB、DATAC、DATAD:数据;
[0029]RP:数据读出点;
[0030]RST:重置信号;
[0031]SI1、SI2:重置状态;
[0032]ST1、ST2:工作状态;
[0033]STATEA、STATEB:工作状态;
[0034]WP:数据写入点。
具体实施方式
[0035]现将详细地参考本专利技术的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在图式和描述中用来表示相同或相似部分。
[0036]请参照图1,图1出示本专利技术一实施例的电子装置的示意图。电子装置100包括核心电路110以及检测电路120。核心电路110接收不相同的时钟信号CKA以及时钟信号CKB。核心电路110并根据时钟信号CKA以及时钟信号CKB以分别产生工作状态ST1以及工作状态ST2。检测电路120耦接核心电路110。核心电路110检测工作状态ST1以及工作状态ST2间的关系来产生重置信号RST。在本实施例中,核心电路110依据时钟信号CKA以及时钟信号CKB分别执行两个不同的工作。且时钟信号CKA以及时钟信号CKB所对应的两个不同的工作可分别具有工作状态ST1以及工作状态ST2。在正常状态下,核心电路110中的工作状态ST1以及工作状态ST2间具有一个预先设定的初始对应关系。在实际的应用上,随着电子装置100的操作,时钟信号CKA以及时钟信号CKB的其中之任一可能因为例如发生静电放电现象而产生的电磁干扰的影响,而导致产生一定程度的频率飘移现象。这个频率飘移现象可能致使工作状态ST1以及工作状态ST2的至少其中之一产生错误,使工作状态ST1以及工作状态ST2间的关系有别于初始对应关系,并使核心电路110产生误动作的现象。
[0037]本实施例中,时钟信号CKA以及时钟信号CKB可来自于不同的时钟源。
[0038]在本实施例中,当检测电路120判断出工作状态ST1以及工作状态ST2间的关系与
初始对应关系不相同时,可对应产生重置信号RST。重置信号RST可被传送至核心电路110,并用以使核心电路110重置工作状态ST1以及工作状态ST2间的所述关系为初始对应关系。如此一来,核心电路110可恢复正常动作,并消除产生误动作的可能。此外,当检测电路120判断出工作状态ST1以及工作状态ST2间的关系与初始对应关系相同时,则维持核心电路110的正常动作。
[0039]以下请参照图2A,图2A示出本专利技术另一实施例的电子装置的示意图。电子装置200包括为核心电路的数据缓冲器210以及检测电路220。数据缓冲器210分别根据时钟信号CKA以及时钟信号CKB以获得数据写入点WP以及数据读出点RP,其中数据缓冲器210可以依据数据写入点WP来执行数据写入动作,数据缓冲器210可以依据数据读出点RP来执行数据读出动作。数据写入点WP可以对应所述数据缓冲器210的第一实体地址,而数据写入点RP则可以对应所述数据缓冲器210的第二实体地址。第一实体地址与第二实体地址可以相同或不相同。且数据缓冲器210的数据写入动作以及数据读出动作可以同时被执行。
[0040]在本实施例中,数据写入点WP以及数据读出点RP可以作为数据缓冲器210中对应时钟信号CKA、CKB的二工作状态。
[0041]在正常状态下,数据写入点WP以及数据读出点RP分别对应的第一实体地址与第二实体地址是不可以相同的。原因在于,当数据写入点WP以及数据读出点RP对应于相同的实体地址时,可能使数据读出动作所读取的数据无法判定为旧有的数据或新写入的数据,甚至可能读取新旧本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种电子装置,包括:核心电路,接收不同的第一时钟信号以及第二时钟信号,根据所述第一时钟信号以及所述第二时钟信号以分别产生第一工作状态以及第二工作状态;以及检测电路,耦接所述核心电路,检测所述第一工作状态以及所述第二工作状态间的关系来产生重置信号,其中所述重置信号用以重置所述第一工作状态以及所述第二工作状态间的所述关系为初始对应关系。2.根据权利要求1所述的电子装置,其中所述核心电路包括数据缓冲器,所述数据缓冲器分别根据所述第一时钟信号以及所述第二时钟信号以获得数据写入点以及数据读出点,根据所述数据写入点以执行数据写入动作,并同时根据所述数据读出点以执行数据读出动作,其中所述数据写入点以及所述数据读出点分别对应所述数据缓冲器的第一实体地址以及第二实体地址,所述检测电路根据比较所述数据写入点以及所述数据读出点以产生所述重置信号,所述检测电路提供所述重置信号以重置所述数据写入点以及所述数据读出点分别为初始数据写入点以及初始数据读出点。3.根据权利要求2所述的电子装置,其中在相同的时间点中,所述第一实体地址以及所述第二实体地址具有地址差值,所述检测电路判断所述地址差值是否等于预设标准值以产生所述重置信号。4.根据权利要求3所述的电子装置,其中在所述相同的时间点中,当所述地址差值不等于所述预设标准值时,所述检测电路产生所述重置信号。5.根据权利要求2所述的电子装置,其中所述检测电路包括:记录器,用以记录所述预设标准值;以及处理器,耦接所述记录器以及所述数据缓冲器,判断所述地址差值是否等于所述预设标准值以产生所述重置信号。6.根据权利要求2所述的电子装置...

【专利技术属性】
技术研发人员:王世兴
申请(专利权)人:扬智科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1