以单通道存储器控制器控制动态随机存取存储器的主机板制造技术

一种以单通道存储器控制器控制多个存储器插槽的主机板，至少包含： 至少一第一存储器插槽； 至少一第二存储器插槽；以及 一单通道存储器控制器，分别以第一总线与第二总线连接该第一存储器插槽与该第二存储器插槽。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术提供一种具有单通道存储器控制器的主机板，尤指一种应用单通道存储器控制器控制多个动态随机存取存储器的主机板。
技术介绍
请参阅图1，图1为现有计算机系统10的功能方块示意图。中央处理器12是用来控制计算机系统10的整体运作，北桥电路14是用来控制高速外围(例如显示控制电路18与存储器20)以及中央处理器12之间的信号传输，南桥电路16是用来控制低速外围(例如硬盘22与输入/输出装置24)与北桥电路14之间的信号传输。显示控制电路18是用来进行图形运算以产生影像信号来驱动一屏幕(未显示)，存储器20是易失性(volatile)存储装置，硬盘22则为非易失性存储装置，输入/输出装置24用来接收使用者输入的控制信号或输出数据。一般而言，在北桥电路14中设置存储器控制单元26，用来控制存储器20的数据存储与拾取，也即存储器控制单元26与存储器20构成一存储器存取系统28。对于计算机系统10而言，其运作需要使用存储器存取系统28，举例来说，当计算机系统10经由一现有自我硬件测试(power on self test，POST)而完成开机程序后，硬盘22上所存储的操作系统的程序代码会经由南桥电路16以及存储器存取系统28而加载存储器20，然后中央处理器12便透过存储器存取系统28读取存储器20所存储的操作系统的程序代码，以执行该操作系统来管理计算机系统10的硬件与计算机系统10所执行的应用程序。计算机组件的运作均需经由存储器存取系统28来将数据暂存于存储器20以及经由存储器存取系统28来读取存储器20所暂存的数据。请参阅图2，为第一种存储器存取系统30的示意图。存储器存取系统30包含有存储器控制器32以及多个存储器插槽34a、34b、34c。存储器控制器32即用来构成图1所示的存储器控制单元26，也即存储器控制器32是设置在图1所示的北桥电路14中，而存储器插槽34a、34b、34c是用来安装存储器模块以构成图1所示的存储器20，例如存储器插槽34a、34b、34c为现有单直列存储器模块(single inline memory module，SIMM)插槽与现有双直列存储器模块(dual inline memory module，DIMM)插槽，其中符合单直列存储器模块规格的存储器包含三十二位的存取路径，而符合双直列存储器模块规格的存储器包含六十四位的存取路径。存储器控制器32的输入/输出端口A经由一数据总线(data bus)36电连接于存储器插槽34a、34b、34c中相对应数据传输路径42a、42b、42c，存储器控制器32的输出端口B经由一地址总线(address bus)38电连接于存储器插槽34a、34b、34c中相对应存储器地址传输路径44a、44b、44c，以及存储器控制器32的输出端口C经由一控制信号总线40电连接于存储器插槽34a、34b、34c中相对应控制信号传输路径46a、46b、46c。数据总线36、地址总线38与控制信号总线40是分别用来传递存储器控制器32所输出或输入的存储数据、存储器地址与控制信号至存储器插槽34a、34b、34上的存储器模块，举例来说，控制信号包含有一时钟脉冲致能信号(clock enable signal，CKE)，一芯片选取信号(chip select signal，CS)、一行地址信号(row address strobe signal，RAS)、一列地址信号(columnaddress strobe signal，CAS)以及一写入致能信号(write enable signal，WE)等。如业界所习知，图2所示的存储器控制器32是单通道存储器控制器，也即存储器控制器32利用同一总线36、38与40来输出存储数据、存储器地址与控制信号至存储器模块。然而，随着中央处理器12的操作时钟脉冲不断提升以及数据处理量的增加，因此存储器存取系统30的单一通道存储器架构已逐渐地无法满足使用者的需求，所以业界便还揭露一种双通道存储器(dualchannel)架构来提升存储器20的存取效能。请参阅图3，为现有第二种存储器存取系统50的示意图。存储器控制器52a以输入/输出端口A1、输出端口B1与输出端口C1，经由数据总线56a、地址总线58a与控制信号总线60a控制存储器插槽54a、54b，是分别对应至数据传输路径62a、62b、64a、64b、66a与66b。存储器控制器52b以输入/输出端口A2、输出端口B2与输出端口C2，经由数据总线56b、地址总线58b与控制信号总线60b控制存储器插槽54c，是分别对应至数据传输路径62c、64c与66c。当存储器存取系统50启动双通道存储器架构时，如业界所习知，存储器控制器52a、52b均会启动来各自控制不同存储器插槽上所安装的存储器模块，如图3所示，存储器控制器52a连接于存储器插槽54a、54b，而存储器控制器52b连接于存储器插槽54c，因此一存储器模块需安装于存储器插槽54c，而另一存储器模块则需安装于存储器插槽54a或存储器插槽54b上，以使双通道的架构可正常地运作。存储器控制器52a、52b是各自单独地运作，所以若数据总线56a、56b是64位的总线，因此对于双通道存储器架构来说，图1所示的存储器控制单元26与存储器20之间则等效地对应128位的总线，存储器20的数据存取效率便可大幅地提升。此外，存储器存取系统50也可启动单一通道存储器架构，也即仅有存储器控制器52a或存储器控制器52b会被启动，举例来说，在使用存储器控制器52a的状况下，可在存储器插槽54a、54b安装两存储器模块，所以存储器插槽54a、54b上安装的存储器模块分享同一通道。如上所述，对于计算机系统的演变过程而言，主机板的设计无法直接由单通道存储器控制器转变为双通道存储器控制器，可能需要一种主机板能够同时使用于单通道存储器控制器与双通道存储器控制器，而无须更改主机板的电路布局，大量减少研发成本。
技术实现思路
本专利技术提供一种以单通道存储器控制器控制多个存储器插槽的主机板，第一存储器插槽、第二存储器插槽与单通道存储器控制器，其中单通道存储器控制器分别以第一总线与第二总线连接该第一存储器插槽与该第二存储器插槽。本专利技术提供一种以单通道存储器控制器控制多个存储器的主机板，第一存储器、第二存储器与单通道存储器控制器，其中单通道存储器控制器分别以第一总线与第二总线连接该第一存储器与该第二存储器。本专利技术提供一种封装体，利用第一接脚，电连接单通道存储器控制器的数据输入/输出端口、地址输出端口以及控制信号输出端口，以连接第一存储器总线；第二接脚电连接于数据输入/输出端口、该地址输出端口与控制信号输出端口，是用来连接一第二存储器总线，用来控制不同的存储器。本专利技术还提供一种计算机系统，该计算机系统至少包含至少一第一动态随机存取存储器；至少一第二动态随机存取存储器；以及一单通道存储器控制器，分别以第一总线与第二总线控制该第一动态随机存取存储器与该第二动态随机存取存储器。因此，本专利技术的主机板经由脚位兼容的北桥电路的适当替换即可在单一通道存储器架构下使用所有的存储器插槽，因此主机板的制造厂商便不需重新设计主机板的电路布局，大量减少研发成本。附图说明图1为一本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：张乃舜，陈俊宏，李维祥，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：