具有阶段性编程失败处置的非易失性存储器和方法技术

在具有区块管理系统的存储器中，可通过继续进行中断区块（ｂｒｅａｋｏｕｔ　　ｂｌｏｃｋ）中的编程操作来处置一时间紧要的存储器操作期间一区块中的编程失败。稍后，在较不紧要的时间，可将中断前记录在失败区块中的数据传送到可能也是中断区块的其它区块。接着就可丢弃失败的区块。以这种方式，在编程中遇到缺陷区块时，可在不损失数据且不因必须当场传送缺陷区块中存储的数据而超过指定的时间限制的情况下对缺陷区块加以处置。这种错误处置对于垃圾收集操作尤其重要，因此在紧要时间期间不必在全新区块上重复整个操作。随后，在适当的时间，可通过重新定位到其它区块来挽救缺陷区块的数据。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及非易失性半导体存储器，尤其涉及具有时间紧要的编程失败处置的存储器区块管理系统的非易失性半导体存储器。
技术介绍
能够进行电荷的非易失性存储的固态存储器，尤其是封装成小型存储器卡的EEPROM和快闪EEPROM的形式，近来已成为各种移动和手持装置选择的存储装置，特别是信息家电和消费性电子产品。不像也是固态存储器的RAM(随机存取存储器)，快闪存储器是非易失性，即使在关闭电源后仍能保留其存储的数据。还有，不像ROM(只读存储器)，快闪存储器和磁盘存储装置一样都可再写。尽管成本较高，但在大量存储应用中，快闪存储器的使用渐增。基于旋转磁性媒体的常规大量存储装置，例如硬盘和软盘，并不适合移动和手持环境。这是因为磁盘驱动器倾向于体积庞大，容易发生机械故障且具有较高的等待时间和高功率需求。这些不想要的属性使得基于磁盘的存储装置无法在大多数的移动和可携式应用中使用。另一方面，既为内嵌式且为抽取式存储器卡的形式的快闪存储器理想地适合移动和手持环境，因其尺寸小、功率消耗低、高速和高可靠性等特性。快闪EEPROM和EEPROM(电子可擦除和可程序只读存储器)的相似处在于，它是能够被擦除且能将新的数据写入或「编程」到其存储器单元中的非易失性存储器。二者均利用场效晶体管结构中，位于半导体衬底中的通道区上且在源极和汲极区之间的浮动(未连接)导电栅极。接着在浮栅上提供控制栅极。浮栅所保留的电荷量可控制晶体管的临界电压特性。也就是说，就浮栅上给定电平的电荷而言，其中有必须在「开启」晶体管之前施加在控制栅极的对应电压(临界值)，以允许在其源极和汲极区之间的导电。尤其，如快闪EEPROM的快闪存储器允许同时擦除存储器单元的整个区块。浮栅可以保持某个电荷范围，因此，可经编程为临界电压窗内的任何临界电压电平。临界电压窗的尺寸受限于装置的最小和最大临界电平，而装置的最小和最大临界电平对应于可经编程到浮栅上的电荷范围。临界窗一般根据存储器装置的特性、操作条件和记录而定。原则上，在这个窗内，各有所不同的、可解析的临界电压电平范围均可用于指定单元的明确的存储器状态。通常会通过两种机制之一，将作为存储器单元的晶体管编程为「已编程」状态。在「热电子注入」中，施加到汲极的高电压可加速越过衬底通道区的电子。同时，施加到控制栅极的高电压可吸引热电子通过薄栅极介电质到浮栅上。在「隧穿注入」中，会相对于所述衬底施加一高电压给所述控制栅极。以这种方式，可将衬底的电子吸引到中间的浮栅。虽然习惯使用术语「编程」描述通过将电子注入到存储器单元的初始擦除电荷存储单位来写入存储器以改变存储器状态，现已和较为常见的术语，如「写入」或「记录」交换使用。可以利用下面数种机制来擦除所述存储器装置。对EEPROM而言，通过相对于所述控制栅极施加一高电压给所述衬底，从而可在所述浮栅中引诱出电子，使其隧穿一薄氧化物进入所述衬底通道区(也就是，Fowler-Nordheim隧穿效应)，便可电擦除一存储器单元。一般来说，EEPROM可以逐字节的方式来擦除。对快闪EEPROM而言，可每次电擦除所有的存储器或是每次电擦除一个以上最小可擦除区块，其中一最小可擦除区块可能是由一个以上的扇区组成且每一扇区均可存储512个字节以上的数据。所述存储器装置通常包括可安装在一存储器卡上的一个以上存储器芯片。各存储器芯片包含为外围电路(如解码器和擦除、写入和读取电路)所支持的存储器单元阵列。较为精密的存储器装置还附有执行智能型和较高水平存储器操作和接口连接的控制器。现已有许多市售成功的非易失性固态存储器装置。这些存储器装置可以是快闪EEPROM，或是可采用其它类型的非易失性存储器单元。快闪存储器与系统和其制造方法的实例在美国专利案第5,070,032号、第5,095,344号、第5,315,541号、第5,343,063号、第5,661,053号、第5,313,421号和第6,222,762号中有揭示。明确地说，具NAND线串结构的快闪存储器装置在美国专利案第5,570,315号、第5,903,495号、第6,046,935号之中有描述。另外，还可利用具有一用来存储电荷的介电层的存储器单元来制造非易失性存储器装置。其利用一介电层来取代前面所述的导电浮栅元件。这些利用介电存储元件的存储器装置已在Eitan等人在2000年11月在IEEE Electron Device Letters，第21册，第11号，第543-545页中所发表的「NROMA Novel Localized Trapping，2-Bit Nonvolatile MemoryCell」一文中有描述。一ONO介电层会延伸越过源极与汲极扩散区间的通道。其中一个数据位的电荷会在靠近所述汲极的介电层中被局部化，而另一个数据位的电荷会在靠近所述源极的介电层中被局部化。举例来说，美国专利第5,768,192号和第6,011,725号揭示一种在两层二氧化硅层间夹放一陷捕介电质的非易失性存储器单元。通过单独读取所述介电质内空间分离的电荷存储区域的二进制状态，可实现多状态的数据存储。为了提高读取和编程性能，会并行读取或编程阵列中的多个电荷存储元件或存储器晶体管。因此，会一起读取或编程存储器元件的「页」。在现有的存储器架构中，一列通常含有若干交错的页或一列可构成一个页。一个页的所有存储器元件会被一起读取或编程。在快闪存储器系统中，擦除操作可能需要多达长于读取和编程操作的数量级。因此，希望能够具有充分尺寸的擦除区块。以这种方式，可降低总数很大的存储器单元上的擦除时间。依照快闪存储器的性质，数据必须写入已擦除的存储器位置。如果要更新主机的特定逻辑地址的数据，一个方式是将更新数据再写入相同的物理存储器位置中。也就是说，逻辑到物理地址映射不会改变。然而，这就表示必须先擦除含有所述物理位置的整个擦除区块，然后再以更新数据写入。这种更新方法很没有效率，因其需要擦除和再写入整个擦除区块，尤其在待更新的数据只占用擦除区块的一小部分时。此外，还会造成比较频繁的存储器区块的擦除再循环，而这对这种类型存储器装置的有限耐久性而言并不理想。另一个管理快闪存储器系统的问题是必须处理系统控制和目录数据。各种存储器操作的过程期间会产生并存取数据。因此，其有效处理和迅速存取将直接影响性能。由于快闪存储器是用来存储且是非易失性，因此希望能够在快闪存储器中维持这种类型的数据。然而，因为在控制器和快闪存储器之间有中间文件管理系统，所以无法直接存取数据。还有，系统控制和目录数据倾向于起作用和被分段，而这对于具有大尺寸区块擦除的系统中的存储毫无帮助。照惯例，会在控制器RAM中设定这种类型的数据，进而允许由控制器直接存取。在开启存储器装置的电源后，初始化程序会扫描快闪存储器，来编译要放在控制器RAM中的必要的系统控制和目录信息。这个过程既耗时又需要控制器RAM容量，对于持续增加的快闪存储器容量更是如此。US 6,567,307揭示一种在大擦除区块中处理扇区更新的方法，其包括在多个充当可用记忆区的擦除区块中记录更新数据，和最后在各个区块中合并有效扇区，且按逻辑顺序次序重新排列有效扇区后将其再写入。以这种方式，在每一最微小的更新时，不必擦除和再写入区块。WO 03/027828和本文档来自技高网...

【技术保护点】
一种在一组织成区块的非易失性存储器中存储数据的方法，其中每一区块已划分成可一起擦除的存储器单位，每一存储器单位用于存储一数据逻辑单位，所述方法包含：　　　　在一第一区块中存储一连串数据逻辑单位；　　　　响应于存储一些所述逻辑单位后所述第一区块处的存储失败，在用作所述第一区块的一中断区块的一第二区块中存储后续的逻辑单位；　　　　响应于一预定义事件，将存储在所述第一区块中的所述逻辑单位传送到一第三区块；和　　　　丢弃所述第一区块。

【技术特征摘要】
【国外来华专利技术】US 2003-12-30 10/750,155;US 2004-8-13 10/917,8891.一种在一组织成区块的非易失性存储器中存储数据的方法，其中每一区块已划分成可一起擦除的存储器单位，每一存储器单位用于存储一数据逻辑单位，所述方法包含在一第一区块中存储一连串数据逻辑单位；响应于存储一些所述逻辑单位后所述第一区块处的存储失败，在用作所述第一区块的一中断区块的一第二区块中存储后续的逻辑单位；响应于一预定义事件，将存储在所述第一区块中的所述逻辑单位传送到一第三区块；和丢弃所述第一区块。2.根据权利要求1所述的方法，其中所述第三区块和所述第二区块相同。3.根据权利要求1所述的方法，其中所述第三区块和所述第二区块不同。4.根据权利要求1所述的方法，其中从所述第一区块将所述一些逻辑单位传送到所述第三区块仅涉及其上的所述逻辑单位的当前版本。5.根据权利要求1所述的方法，其中所述非易失性存储器具有浮栅存储器单元。6.根据权利要求1所述的方法，其中所述非易失性存储器是快闪EEPROM。7.根据权利要求1所述的方法，其中所述非易失性存储器是NROM。8.根据权利要求1所述的方法，其中所述非易失性存储器是在一存储器卡中。9.根据权利要求1到8中任一权利要求所述的方法，其中所述非易失性存储器具有各自存储一位数据的存储器单元。10.根据权利要求1到8中任一权利要求所述的方法，其中所述非易失性存储器具有各自存储一位以上数据的存储器单元。11.一种非易失性存储器，其包含一组织成区块的存储器，每一区块已划分成可一起擦除的存储器单位，每一存储器单位用于存储一数据逻辑单位；一控制器，其用于控制所述区块的操作；所述控制器用于在一第一区块中存储一连串的逻辑单位；响应于在所述第一区块中存储一些逻辑单位后在所述第一区块处的存储失败，所述控制器可在作为所述第一区块的一中断区块的一第二区块中存储后续的逻辑单位；响应于一预定义事件，所述控制器将存储在所述第一区块中的所述逻辑单位传送到一第三区块。12.根据权利要求11的非易失性存储器，其中所述第三区块和所述第二区块相同。13.根据权利要求11的非易失性存储器，其中所述第三区块和所述第二区块不同。14.根据权利要求11的非易失性存储器，其中仅逻辑单位的当前版本由所述控制器从所述第一区块传送到所述第三区块。15.一种非易失性存储器，其包含一组织成区块的存储器，每一区块已划分成可一起擦除的存储器单位，每一存储器单位用于存储一数据逻辑单位，一存储数据的方法；用于在一第一区块中存储一连串逻辑单位的构件；响应于在所述第一区块中存储一些所述逻辑单位后在第一区块处的存储失败，在用作所述第一区块的一中断区块的一第二区块中存储后续逻辑单位的构件；响应于一预定义事件，将存储在所述第一区块中的所述逻辑单位传送到一第三区块的构件；和用于弃置所述第一区块的构件。16.根据权利要求15所述的非易失性存储器，其中所述第三区块和所述第二区块相同。17.根...

【专利技术属性】
技术研发人员：瑟吉阿纳托利耶维奇戈罗别茨，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]