一种漏电流补偿装置，其特征在于，包括 第一电源端、 电位低于所述第一电源端的第二电源端、 输出端、 一端与所述第一电源端连接而另一端向所述输出端输出规定电压或电流并具有导通状态及截止状态的第一晶体管、 一端与所述第一电源端连接并设定为截止状态的与所述第一晶体管为同一种类的第二晶体管、 插入所述第二晶体管从另一端输出的漏电流流过所述第二电源端的路径而其控制端与所述路径连接的第三晶体管、以及 与所述第三晶体管构成电流镜电路而且具有使与流过所述第三晶体管的电流相应的电流从所述输出端流向所述第二电源端的驱动能力的第四晶体管。（*该技术在2023年保护过期，可自由使用*）
Leakage current compensation device and leakage current compensation method
A leakage current compensation device, which is characterized in that the power supply includes a first end, potential is lower than the first power of the second power supply terminal and an output terminal, one end connected to the first power terminal and the other end is connected to the output voltage or current regulations and has the conduction state and the off state first transistor at the end, with the first power supply terminal connection and set off state and the first transistor for the same type of second transistor, the second transistor is inserted from the other end of the output of the leakage current flowing through the second power of the path and the control end of the path connecting the third transistor, and the third transistor current mirror circuit and has the flowing through the third transistor power A fourth transistor that flows the corresponding current from the output to the driving power of the second power supply terminal.
【技术实现步骤摘要】
本专利技术涉及半导体装置的。
技术介绍
各种电路中包括具有ON状态及OFF状态的输出晶体管。在专利文献1及2中所述的是包括具有ON状态及OFF状态的输出晶体管的以往例子的稳压电源电路。图5为以往例子的稳压电路电路的电路图。在图5中，1为运算放大器，2为输出电压VA的基准电压源，3为是PMOS晶体管输出晶体管，4为输出端，5为输入电源电压的电源端，6为NMOS晶体管，7为控制端，8、9及16为电阻元件。基准电压源2与运算放大器1的反相输入端连接，其输出端与PMOS晶体管3的栅极连接。PMOS晶体管3的源极与电源端5连接，漏极与输出端4和电阻元件8及16连接。PMOS晶体管3的漏极通过电阻元件8与9的串连电路接地。电阻元件8与电阻元件9的连接点与运算放大器1的同相输入端连接。用电阻元件8及9将PMOS晶体管3的漏极电压进行分压后的电压加在运算放大器1的反相输入端上。控制端7与NMOS晶体管6的栅极及运算放大器1的控制端连接。NMOS晶体管6的源极接地，漏极通过电阻元件16与PMOS晶体管3的漏极连接。设电阻元件8、9及16的电阻值分别为R1、R2及R3。在上述构成中，在输入至控制端7的CONT信号(控制信号)为低电平时，运算放大器1成为工作(ON)状态，NMOS晶体管6成为OFF状态。通过运算放大器1的控制，PMOS晶体管3从输出端4输出的电压V＝VA·(1+R1/R2)。CONT信号为高电平时，运算放大器1处于非工作(OFF)状态，运算放大器1维持将PMOS晶体管3的栅极电压提升至VDD的状态并保持不变。PMOS晶体管3成为截止状态(OFF状态)。这时，由于CONT信号成为高电平状态，因此NMOS晶体管6成为ON状态，从输出端4通过电阻元件16流过电流。通过这样，输出端4的电压V成为接地电位。如上所述，以往例子的稳压电源电路利用CONT信号控制输出端4的电压。通常在工作的情况下(CONT信号为低电平时)，输出端4将电压V＝VA·(1＝R1/R2)输出，在输出停止的情况下(CONT信号为高电平时)，输出端4成为接地电位(V＝0)。
技术实现思路
在图5所示的以往的稳压电源电路中，CONT信号为高电平时，运算放大器1成为OFF状态，PMOS晶体管3成为截止状态，成为ON状态的NMOS晶体管6通过电阻元件16使输出端4为接地电位。但是，由于从处于OFF状态的PMOS晶体管3流过漏电流IL3，因此若忽略NMOS晶体管6的ON电阻，则电阻元件16(设电阻值为R3。电阻值R3大大小于电阻元件8及9的电阻值R1及R2)上产生V3＝IL3·R3的电位差，所以输出端4的电位从接地电位上升至电压V3。由于温度越高，漏电流IL3越增加，因此产生的问题是，温度越高，输出端4的电位越上升。若减小电阻元件16的阻抗，或去掉电阻元件16，则若直接用NMOS晶体管6驱动输出端4，则电压V降低。但是，在这种情况下，若输出端4的输出阻抗过小，则产生从外部有多余电流流入的问题。因而，存在的问题是，在使CONT信号为低电平时，稳压电源电路输出通常电压的状态下，以往例子的稳压电源电路没有问题，工作正常，但使CONT信号为高电平、成为OFF状态时，因高温时的漏电流而引起的输出端电位上升将增加，或者从与输出端连接的电路流入的电流将增加。本专利技术正是为了解决上述以往的问题，其目的在于提供具有ON状态及OFF状态的输出晶体管(例如是稳压电源电路，其它电路例如也可以是恒流源电路)成为OFF状态时保持从输出端的流入电流为最低限度、同时使输出端确实为接地电位的。为了达到这个目的，本专利技术具有以下的构成。根据本专利技术的一个观点的漏电流补偿装置，包括第一电源端、电位低于所述第一电源端的第二电源端、输出端、一端与所述第一电源端连接而另一端向所述输出端输出规定电压或电流并具有导通状态及截止状态的第一晶体管、一端与所述第一电源端连接并设定为截止状态的与所述第一晶体管为同一种类的第二晶体管、插入所述第二晶体管从另一端输出的漏电流流过所述第二电源端的路径而其控制端与所述路径连接的第三晶体管、以及与所述第三晶体管构成电流镜电路而且具有使与流过所述第三晶体管的电流相应的电流从所述输出端流向所述第二电源端的驱动能力的第四晶体管。根据本专利技术的其它观点的上述漏电流补偿装置，还包括插入所述第二晶体管从另一端输出的漏电流流过所述第二电源端的路径而且在所述第一晶体管为截止状态时成为导通状态而在所述第一晶体管为导通状态时成为截止状态的第五晶体管、以及出入从所述输出端通过第四晶体管至所述第二电源端的路径而且在所述第一晶体管为截止状态时成为导通状态而在所述第一晶体管为导通状态时成为截止状态的第六晶体管。根据本专利技术的别的观点的上述漏电流补偿装置中，所述第四晶体管的电流驱动能力与所述第一晶体管的漏电流相同或比它要大。根据本专利技术的别的观点的上述漏电流补偿装置中，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管为MOS晶体管或双极型晶体管。根据本专利技术的别的观点的上述漏电流补偿装置中，所述第一晶体管是源极与所述第一电源端子连接、从漏极向所述输出端输出规定的电压或电流的PMOS晶体管，还包括在规定的情况下使所述第一晶体管为截止状态的运算放大器，所述运算放大器具有输入规定电位的反相输入端、直接输入所述输出端的输出电位或输入用电阻将其分压后的电压的同相输入端、以及输出对所述第一晶体管的栅极进行控制的控制信号的输出端，所述第二晶体管是源极及栅极与所述第一电源端连接、设定为截止状态的PMOS晶体管，所述第三晶体管及所述第四晶体管是源极与所述第二电源端连接的NMOS晶体管，所述第四晶体管将所述第二晶体管输出的漏电流的规定倍率的电流从所述输出端流向所述第二电源端。根据本专利技术的别的观点的漏电流补偿方法，包括从一端与第一电源端连接的第一晶体管的另一端输出规定的电压或电流的第一步骤、使所述第一晶体管为截止状态的第二步骤、将一端与所述第一电源端连接并设定为截止状态的与所述第一晶体管同一种类的第二晶体管输出的漏电流输入至第三晶体管的一端及控制端并从其另一端流向电位低于所述第一电源端的第二电源端的第三步骤、以及通过与所述第三晶体管构成电流镜电路并具有与所述第三晶体管流过的电流相应的电流驱动能力的第四晶体管从所述第一晶体管的另一端向所述第二电源端流出的电流的第四步骤。在根据本专利技术的别的观点的上述电流补偿方法中，在所述第二步骤中，使插入所述第二晶体管从另一端输出的漏电流流向所述第二电源端的路径的第五晶体管、以及插入从所述第一晶体管的另一端通过第四晶体管到达所述第二电源端的路径的第六晶体管为导通状态，在所述第一步骤中，使所述第五晶体管及所述第六晶体管为截止状态。根据本专利技术，能够实现在具有ON状态及OFF状态的输出晶体管处于OFF状态时保持从输出端的流入电流为最低限度、同时还使环境温度上升时的输出端确实为接地电位的，能够得到上述有利的效果。在说明书及权利要求范围的叙述中，“漏电流”是一般意味着截止状态的晶体管输出的电流的术语。漏电流不限定于截止状态的晶体管由于特定的原因而输出的电流。漏电流典型的是晶体管的暗电流。专利技术的创新特征不外乎是在所附的权利要求范围内特别所述的内容，但关于构成及内容这两方面，本专利技术与其它的目的及特本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：木原秀之，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。