包括存储器单元及选择栅极的组合件制造技术

本申请案涉及包括存储器单元及选择栅极的组合件。一些实施例包含一种组合件，其具有包含电介质层级及导电层级的存储器堆叠。选择栅极结构在所述存储器堆叠上方。沟槽延伸穿过所述选择栅极结构。所述沟槽沿着横截面具有第一侧及相对的第二侧。所述沟槽将所述选择栅极结构分成第一选择栅极配置及第二选择栅极配置。空隙在所述沟槽内且横向地在所述第一选择栅极配置与所述第二选择栅极配置之间。通道材料柱延伸穿过所述存储器堆叠。存储器单元沿着所述通道材料柱。

【技术实现步骤摘要】
包括存储器单元及选择栅极的组合件
包括存储器单元及选择栅极的组合件；例如包括在NAND存储器单元上方的漏极侧选择栅极(SGD)的组合件。形成集成组合件的方法。
技术介绍
存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储在快闪存储器芯片上的BIOS。作为另一实例，对于计算机及其它装置来说，在固态驱动器中利用快闪存储器来取代常规硬盘驱动器变得越来越普遍。作为又一实例，快闪存储器在无线电子装置中很受欢迎，因为其使制造商能够在新通信协议被标准化时支持新通信协议，且提供远程升级所述装置以增强特征的能力。NAND可为快闪存储器的基本架构，且可经配置为包括垂直堆叠的存储器单元。在具体地描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1展示现有技术装置1000的框图，装置1000包含存储器阵列1002，存储器阵列1002具有布置成行及列的多个存储器单元1003连同存取线1004(例如，用于传导信号WL0到WLm的字线)及第一数据线1006(例如，用于传导信号BL0到BLn的位线)。存取线1004及第一数据线1006可用于将信息传送到存储器单元1003及从存储器单元1003传送信息。行解码器1007及列解码器1008对地址线1009上的地址信号A0到AX进行解码以确定将存取哪些存储器单元1003。感测放大器电路1015进行操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000进行通信。存储器控制单元1018用于控制将对存储器单元1003执行的存储器操作，且利用控制线1020上的信号。装置1000可分别接收第一电源线1030及第二电源线1032上的电源电压信号Vcc及Vss。装置1000包含选择电路1040及输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017响应于信号CSEL1到CSELn以选择第一数据线1006及第二数据线1013上的可表示待从存储器单元1003读取或待编程到存储器单元1003中的信息的值的信号。列解码器1008可基于地址线1009上的A0到AX地址信号来选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006及第二数据线1013上的信号以在读取及编程操作期间提供存储器阵列1002与I/O电路1017之间的通信。图1的存储器阵列1002可为NAND存储器阵列，且图2展示可用于图1的存储器阵列1002的三维NAND存储器装置200的示意图。装置200包括多个电荷存储装置串。在第一方向(Z-Z’)上，每一电荷存储装置串可包括例如彼此堆叠的三十二个电荷存储装置，其中每一电荷存储装置对应于例如三十个层面(例如，层面0到层面31)中的一者。相应串的电荷存储装置可共享共同通道区，例如形成在半导体材料(例如，多晶硅)的相应柱中的通道区，电荷存储装置串围绕所述柱而形成。在第二方向(X-X’)上，例如多个串的十六个第一群组中的每一第一群组可包括例如共享多个(例如，三十二个)存取线(即“全局控制栅极(CG)线”，也被称为字线WL)的八个串。所述存取线中的每一者可耦合层面内的电荷存储装置。当每一电荷存储装置包括能够存储两个信息位的单元时，由同一存取线耦合(且因此对应于同一层面)的电荷存储装置可在逻辑上被分组成例如两个页面，例如P0/P32、P1/P33、P2/P34等。在第三方向(Y-Y’)上，例如多个串的八个第二群组中的每一第二群组可包括由八个数据线中的对应者耦合的十六个串。存储器块的大小可包括1,024个页面且总共约16MB(例如，16个WLx32个层面x2个位＝1,024个页面/块，块大小＝1,024个页面x16KB/页面＝16MB)。串、层面、存取线、数据线、第一群组、第二群组及/或页面的数目可大于或小于图2中所展示的数目。图3展示图2的3DNAND存储器装置200的存储器块300在X-X’方向上的横截面视图，包含在相对于图2所描述的串的十六个第一群组中的一者中的十五个电荷存储装置串。存储器块300的多个串可被分组成多个子集310、320、330(例如，图块列)，例如图块列I、图块列J及图块列K，其中每一子集(例如，图块列)包括存储器块300的“部分块”(子块)。全局漏极侧选择栅极(SGD)线340可经耦合到多个串的SGD。例如，全局SGD线340可经由多个(例如，三个)子SGD驱动器332、334、336中的对应者耦合到多个(例如，三个)子SGD线342、344、346，其中每一子SGD线对应于相应子集(例如，图块列)。子SGD驱动器332、334、336中的每一者可独立于其它部分块的串的SGD同时耦合或切断对应部分块(例如，图块列)的串的SGD。全局源极侧选择栅极(SGS)线360可经耦合到多个串的SGS。例如，全局SGS线360可经由多个子SGD驱动器332、334、336中的对应者耦合到多个子SGS线362、364、366，其中每一子SGS线对应于相应子集(例如，图块列)。子SGS驱动器322、324、326中的每一者可独立于其它部分块的串的SGS同时耦合或切断对应部分块(例如，图块列)的串的SGS。全局存取线(例如，全局CG线)350可耦合对应于多个串中的每一者的相应层面的电荷存储装置。每一全局CG线(例如，全局CG线350)可经由多个子串驱动器312、314及316中的对应者耦合到多个子存取线(例如，子CG线)352、354、356。所述子串驱动器中的每一者可独立于其它部分块及/或其它层面的电荷存储装置同时耦合或切断对应于相应部分块及/或层面的电荷存储装置。对应于相应子集(例如，部分块)及相应层面的电荷存储装置可包括电荷存储装置的“部分层面”(例如，单个“图块”)。对应于相应子集(例如，部分块)的串可经耦合到子源372、374及376(例如，“图块源”)中的对应者，其中每一子源经耦合到相应电源。替代地，参考图4的示意说明来描述NAND存储器装置200。存储器阵列200包含字线2021到202N及位线2281到228M。存储器阵列200还包含NAND串2061到206M。每一NAND串包含电荷存储晶体管2081到208N。所述电荷存储晶体管可使用浮动栅极材料(例如，多晶硅)来存储电荷，或可使用电荷俘获材料(例如举例来说，氮化硅、金属纳米点等)来存储电荷。电荷存储晶体管208位于字线202及串206的交叉点处。电荷存储晶体管208表示用于存储数据的非易失性存储器单元。每一NAND串206的电荷存储晶体管208源极到漏极串联地连接在源极选择装置(例如，源极侧选择栅极，SGS)210与漏极选择装置(例如，漏极侧选择栅极，SGD)212之间。每一源极选择装置210位于串206及源极选本文档来自技高网...

【技术保护点】
1.一种组合件，其包括：/n存储器堆叠，其包括电介质层级及导电层级；/n选择栅极结构，其在所述存储器堆叠上方；/n沟槽，其延伸穿过所述选择栅极结构；所述沟槽沿着横截面具有第一侧及相对的第二侧；所述沟槽将所述选择栅极结构分成第一选择栅极配置及第二选择栅极配置；/n空隙，其在所述沟槽内且横向地在所述第一选择栅极配置与所述第二选择栅极配置之间；/n通道材料柱，其延伸穿过所述存储器堆叠；及/n存储器单元，其沿着所述通道材料柱。/n

【技术特征摘要】
20190918 US 16/574,4171.一种组合件，其包括：
存储器堆叠，其包括电介质层级及导电层级；
选择栅极结构，其在所述存储器堆叠上方；
沟槽，其延伸穿过所述选择栅极结构；所述沟槽沿着横截面具有第一侧及相对的第二侧；所述沟槽将所述选择栅极结构分成第一选择栅极配置及第二选择栅极配置；
空隙，其在所述沟槽内且横向地在所述第一选择栅极配置与所述第二选择栅极配置之间；
通道材料柱，其延伸穿过所述存储器堆叠；及
存储器单元，其沿着所述通道材料柱。


2.根据权利要求1所述的组合件，其中所述空隙是所述沟槽内沿着所述横截面的唯一空隙。


3.根据权利要求1所述的组合件，其包括在所述空隙上方且密封所述空隙的上部区的绝缘组合物。


4.根据权利要求3所述的组合件，其中所述绝缘组合物包括小于约3.9的介电常数。


5.根据权利要求4所述的组合件，其中所述绝缘组合物包括多孔二氧化硅。


6.根据权利要求4所述的组合件，其中所述绝缘组合物包括掺杂有碳、硼及磷中的一或多者的二氧化硅。


7.一种组合件，其包括：
第一堆叠，其包括交替的第一电介质层级及第一导电层级；
绝缘层级，其在所述第一堆叠上方；
第二堆叠，其在所述绝缘层级上方；所述第二堆叠包括交替的第二电介质层级及第二导电层级；
通道材料柱，其延伸穿过所述第一堆叠；一些所述通道材料柱与第一子块相关联且其它所述通道材料柱与第二子块相关联；
存储器单元，其沿着所述通道材料柱；
沟槽，其延伸穿过所述第二堆叠；所述沟槽沿着横截面具有第一侧及相对的第二侧；
第一选择栅极配置，其沿着所述沟槽的所述第一侧且与所述第一子块相关联；
第二选择栅极配置，其沿着所述沟槽的所述第二侧且与所述第二子块相关联；
所述第一选择栅极配置及所述第二选择栅极配置包含所述第二堆叠的所述第二导电层级；且
所述第一选择栅极配置及所述第二选择栅极配置沿着所述横截面通过中介绝缘区而彼此横向隔开；所述中介绝缘区包含空隙。


8.根据权利要求7所述的组合件，其中所述通道材料柱至少部分地延伸穿过所述第二堆叠。


9.根据权利要求7所述的组合件，其中所述空隙的至少上部区用绝缘组合物密封。


10.根据权利要求9所述的组合件，其中所述绝缘组合物在所述空隙上方且在所述空隙下方。


11.根据权利要求9所述的组合件，其中所述绝缘组合物在所述空隙上方且不在所述空隙下方。


12.根据权利要求9所述的组合件，其中所述绝缘组合物在所述空隙上方，在所述空隙下方，且完全沿着所述空隙的侧壁。


13.根据权利要求9所述的组合件，其中所述绝缘组合物在所述...

【专利技术属性】
技术研发人员：J·D·霍普金斯，G·玛塔米斯，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US