半导体存储装置制造方法及图纸

实施方式提供一种可靠性提高的半导体存储装置。实施方式的半导体存储装置具备衬底、第1晶体管、导电层、柱、及电荷储存膜，所述衬底包含第1导电类型的第1区域、及第1导电类型的第2区域，所述第1晶体管具有：第1绝缘膜，设置在第1区域及第2区域之上；第1导电类型的第1配线，设置在第1区域之上，电连接于第1区域，且第1导电类型杂质浓度比第1区域更高；及第1导电类型的第2配线，设置在第2区域之上，电连接于第2区域，且第1导电类型杂质浓度比第2区域更高；所述导电层与该衬底面平行地设置在第1晶体管的上方，所述柱贯通导电层，且包含半导体膜，所述电荷储存膜设置在半导体膜与导电层之间。

【技术实现步骤摘要】
半导体存储装置[相关申请案]本申请案享有以日本专利申请案2019-169907号(申请日：2019年9月18日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种半导体存储装置。
技术介绍
大容量的非易失性存储器正进行大力开发。该类型的存储器能够实现低电压、低电流动作、高速切换、存储器单元的微细化、高集成化。在大容量存储器阵列中，排列着多条称为位线及字线的金属配线。1个存储器单元的写入是通过对连接于该单元的位线及字线施加电压而进行。提出了一种存储器装置，该存储器装置是使用交替地积层着成为该字线的导电层及绝缘层的积层体，将存储器单元三维排列而成。
技术实现思路
实施方式提供一种可靠性提高的半导体存储装置。实施方式的半导体存储装置具备衬底、第1晶体管、导电层、柱、及电荷储存膜，所述衬底包含第1导电类型的第1区域、及第1导电类型的第2区域，所述第1晶体管具有：第1绝缘膜，设置在第1区域及第2区域之上；第1导电类型的第1配线，设置在第1区域之上，电连接于第1区域，且第1导电类型杂质浓度比第1区域更高；及第1导电类型的第2配线，设置在第2区域之上，电连接于第2区域，且第1导电类型杂质浓度比第2区域更高；所述导电层与所述衬底面平行地设置在第1晶体管的上方，所述柱贯通导电层，且包含半导体膜，所述电荷储存膜设置在半导体膜与导电层之间。附图说明图1是表示实施方式的存储器系统的构成的框图。图2是实施方式的半导体存储装置的等效电路图。图3是实施方式的半导体存储装置的示意截面图。图4是实施方式的半导体存储装置的存储器柱附近的示意截面图。图5(a)、(b)是实施方式的第1晶体管及第2晶体管的示意截面图。图6(a)～(c)是实施方式的第2晶体管的制造步骤中的制造中途的第2晶体管的示意截面图。图7(a)～(c)是实施方式的第2晶体管的制造步骤中的制造中途的第2晶体管的示意截面图。图8(a)、(b)是实施方式的第2晶体管的另一制造步骤中的制造中途的第2晶体管的示意截面图。具体实施方式以下，使用图式对实施方式进行说明。另外，在图式中，对相同或类似的部位标附着相同或类似的符号。在本说明书中，为了表示零件等的位置关系，将图式的上方向表述为“上”，将图式的下方向表述为“下”。在本说明书中，“上”、“下”的概念未必是表示与重力方向的关系的用语。以下，以第1导电类型为p型、第2导电类型为n型的情况为例进行说明。另外，即便第1导电类型为n型、第2导电类型为p型，本说明书中记载的实施方式的半导体装置也可良好地实施。另外，在以下说明中，n++、n+、n、n-及、p++、p+、p、p-的记述表示各导电类型中的杂质浓度的相对高低。也就是说，n++表示n型杂质浓度相比于n+相对较高，n+表示n型杂质浓度相比于n相对较高，n-表示n型杂质浓度相比于n相对较低。另外，p++表示p型杂质浓度相比于p+相对较高，p+表示p型杂质浓度相比于p相对较高，p-表示p型杂质浓度相比于p相对较低。另外，也存在仅将n++型、n+型、n-型记为n型，仅将p++型、p+型、p-型记为p型的情况。(实施方式)图1是表示实施方式的存储器系统3的构成的框图。实施方式的半导体存储装置是将存储器单元三维地配置而成的三维NAND(与非)闪速存储器。图1所示的存储器系统3具备存储器单元阵列MCA、行解码器CD、列解码器RD、感测放大器SA、读出/写入缓冲器RWB、及周边电路PC。存储器单元阵列MCA具备多个存储器单元MC。存储器单元阵列MCA在1个芯片内被分割成多个组BNK，在各组BNK中分别设置着感测放大器SA、数据锁存器DL、地址锁存器AL等。感测放大器SA通过对存储器单元MC施加写入电压而将数据写入存储器单元MC，或通过对存储器单元MC施加读出电压而从存储器单元MC读出数据。读出/写入缓冲器RWB将利用感测放大器SA检测出的数据或地址暂时地保存在每页中，或将写入到存储器单元阵列MCA的数据或地址暂时地保存在每页中。列解码器RD及行解码器CD基于组地址或页地址而对存储器单元阵列MCA进行存取，并对下述字线WL或位线BL施加写入电压或读出电压。列解码器RD对从多个字线WL中选择的选择字线施加写入电压或读出电压。行解码器CD将从多个位线BL中选择的选择位线连接于感测放大器SA。感测放大器SA对选择位线施加写入电压或读出电压。由此，存储器系统3能够向存储器单元MC内所需的存储器单元MC写入数据，或能够从所需的存储器单元MC读出数据。周边电路PC例如具备电压产生电路、读出/写入引擎、地址控制器、指令控制器、输入输出电路等(未图示)。电压产生电路GEN产生数据读出动作及数据写入动作所需的字线WL的电压及位线BL的电压。读出/写入引擎根据指令及地址，以将数据写入组BNK内所需的存储器单元MC的方式控制行解码器CD及列解码器RD，或从组BNK内所需的存储器单元MC读出数据。读出/写入引擎将读出数据传送到输入输出电路的DQ(DataQueue，数据队列)缓冲器。地址控制器接收列地址及行地址等，并对这些地址进行解码。指令控制器接收表示数据读出动作、数据写入动作等各种动作的指令，并将这些指令传送到读出/写入引擎。输入输出电路(IO)从CA端子CA取得指令及地址，将指令传送到指令控制器，并将地址传送到地址控制器。指令可为指示写入动作的写入指令，或可为指示读出动作的读出指令。地址可为表示存储器单元阵列MCA的任一组BNK的组地址、及表示组BNK内的读出或写入对象的页或存储器单元MC的地址。另外，输入输出电路从DQ端子取得写入数据，并将写入数据传送到读出/写入缓冲器RWB。或者，输入输出电路接收数据锁存器DL中保存的读出数据，并从DQ端子输出该读出数据。在存储器系统3的外部，可设置着对多个存储器系统3全体进行控制的存储控制器(未图示)。图2是实施方式的半导体存储装置100的要部的等效电路图。实施方式的半导体存储装置100是将存储器单元三维地配置而成的三维NAND闪速存储器。如图2所示，半导体存储装置100具备多条字线WL、共通源极线CSL、源极选择栅极线SGS、多条漏极选择栅极线SGD、多条位线BL、及多个存储器串MS。半导体存储装置100通过具备多个存储器串MS而具备存储器单元阵列MCA。存储器串MS具有串联连接于共通源极线CSL与位线BL之间的源极选择晶体管STS、多个存储器单元晶体管MT、及漏极选择晶体管STD。另外，字线WL的数量、位线BL的数量、存储器串MS的数量、存储器单元晶体管MT的数量、及漏极选择栅极线SGD的数量并不限定于图1。图3是实施方式的半导体存储装置的示意截面图。在图3中，源极选择栅极线SGS、漏极选择栅极线SGD、源极选择晶体管STS、漏极选择晶体管STD、位线BL、及阻隔金属均本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，具备：/n衬底，包含第1导电类型的第1区域、及第1导电类型的第2区域；/n第1晶体管，具有：设置在所述第1区域及所述第2区域之上的第1绝缘膜、/n设置在所述第1区域之上，电连接于所述第1区域，且第1导电类型杂质浓度比所述第1区域更高的第1导电类型的第1配线、及/n设置在所述第2区域之上，电连接于所述第2区域，且第1导电类型杂质浓度比所述第2区域更高的第1导电类型的第2配线；/n导电层，与所述衬底面平行地设置在所述第1晶体管的上方；/n柱，贯通所述导电层，且包含半导体膜；及/n电荷储存膜，设置在所述半导体膜与所述导电层之间。/n

【技术特征摘要】
20190918 JP 2019-1699071.一种半导体存储装置，具备：
衬底，包含第1导电类型的第1区域、及第1导电类型的第2区域；
第1晶体管，具有：设置在所述第1区域及所述第2区域之上的第1绝缘膜、
设置在所述第1区域之上，电连接于所述第1区域，且第1导电类型杂质浓度比所述第1区域更高的第1导电类型的第1配线、及
设置在所述第2区域之上，电连接于所述第2区域，且第1导电类型杂质浓度比所述第2区域更高的第1导电类型的第2配线；
导电层，与所述衬底面平行地设置在所述第1晶体管的上方；
柱，贯通所述导电层，且包含半导体膜；及
电荷储存膜，设置在所述半导体膜与所述导电层之间。


2.根据权利要求1所述的半导体存储装置，其中所述第1区域及所述第2区域包含1×1018atoms/cm3以上且小于5×1019atoms/cm3的第1导电类型杂质，
所述第1配线及所述第2配线包含5×1019atoms/cm3以上的第1导电类型杂质。


3.根据权利要求1所述的半导体存储装置，其进而具备第2晶体管，该第2晶体管具有：
第1导电类型的第3区域，第1导电类型杂质浓度比所述衬底所含的所述第1区域更高；
第1导电类型的第4区域，第1导电类型杂质浓度比所述衬底所含的所述第2区域更高；
第2绝缘膜，设置在所述第3区域及所述第4区域之上；
第1导电类型的第3配线，设置在所述第3区域之上，电连接于所述第3区域，且第1导电类型杂...

【专利技术属性】
技术研发人员：豊永一成，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：日本;JP