存储器器件制造技术

实施方式提供一种能够提高特性的存储器器件。实施方式的存储器器件包含：积层体(200)，包含衬底(20)的上方的第1、第2及第3导电层(21A、21B、21C)、及积层在导电层(21C)的上方的第4导电层(23)；存储器柱(MP)，在区域(R1)内沿Z方向在积层体内(200)及导电层(21B、21C)内延伸，且包含有在Y方向上与导电层(21B)连接的半导体层(31)；存储单元(MC)，分别设置在导电层(23)与存储器柱(MP)之间；及绝缘体(60)，设置在与第1区域(R1)在Y方向上排列的第2区域(R2)内，且在积层体(200)及导电层(21B、21C)内沿Z方向延伸。区域(R2)内的导电层(21C)的Z方向的尺寸(D2)大于区域(R1)内的导电层(21C)的Z方向的第2尺寸(D1)。

【技术实现步骤摘要】
存储器器件[相关申请案]本申请案享有以日本专利申请案2019-169365号(申请日：2019年9月18日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
实施方式涉及一种存储器器件。
技术介绍
三维构造的NAND(NotAnd，与非)型闪速存储器为人所周知。
技术实现思路
实施方式提供一种能够提高特性的存储器器件。实施方式的存储器器件包含：衬底；积层体，包含设置在第1方向上的所述衬底的上方的第1导电层、设置在所述第1导电层上的第2导电层、设置在所述第2导电层上的第3导电层、及设置在所述第1方向上的所述第3导电层的上方且沿所述第1方向积层的多个第4导电层；存储器柱，在第1区域内沿所述第1方向在所述积层体内及所述第2及第3导电层内延伸，且包含有在与所述第1方向交叉的第2方向上与所述第2导电层电连接的半导体层；多个存储单元，分别设置在所述第4导电层与所述存储器柱之间；及绝缘体，设置在与所述第1区域在所述第2方向上排列的第2区域内，在所述积层体内及所述第2及第3导电层内沿所述本文档来自技高网...

【技术保护点】
1.一种存储器器件，具备：/n衬底；/n积层体，包含设置在第1方向上的所述衬底的上方的第1导电层、/n设置在所述第1导电层上的第2导电层、/n设置在所述第2导电层上的第3导电层、/n设置在所述第1方向上的所述第3导电层的上方，且沿所述第1方向积层的多个第4导电层；/n存储器柱，在第1区域内沿所述第1方向在所述积层体内及所述第2及第3导电层内延伸，且包含有在与所述第1方向交叉的第2方向上与所述第2导电层电连接的半导体层；/n多个存储单元，分别设置在所述第4导电层与所述存储器柱之间；及/n绝缘体，设置在与所述第1区域在所述第2方向上排列的第2区域内，在所述积层体内及所述第2及第3导电层内在所述第1...

【技术特征摘要】
20190918 JP 2019-1693651.一种存储器器件，具备：
衬底；
积层体，包含设置在第1方向上的所述衬底的上方的第1导电层、
设置在所述第1导电层上的第2导电层、
设置在所述第2导电层上的第3导电层、
设置在所述第1方向上的所述第3导电层的上方，且沿所述第1方向积层的多个第4导电层；
存储器柱，在第1区域内沿所述第1方向在所述积层体内及所述第2及第3导电层内延伸，且包含有在与所述第1方向交叉的第2方向上与所述第2导电层电连接的半导体层；
多个存储单元，分别设置在所述第4导电层与所述存储器柱之间；及
绝缘体，设置在与所述第1区域在所述第2方向上排列的第2区域内，在所述积层体内及所述第2及第3导电层内在所述第1方向上延伸；且
所述第2区域内的所述第3导电层的所述第1方向的第1尺寸大于所述第1区域内的所述第3导电层的所述第1方向的第2尺寸。


2.根据权利要求1所述的存...

【专利技术属性】
技术研发人员：小林茂樹，松田徹，石原英恵，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：日本;JP