【技术实现步骤摘要】
三维存储器结构及其制备方法
本专利技术属于半导体设计及制造领域，特别是涉及三维存储器结构及其制备方法。
技术介绍
在将两片芯片键合在一起的三维存储器架构中，可在一片晶圆上独立加工负责数据I/O及记忆单元操作的外围电路，这样的加工方式有利于选择合适的先进逻辑工艺，以让NAND获取更高的I/O接口速度及更多的操作功能；而存储单元同样也将在另一片晶圆上被独立加工。当两片晶圆各自完工后，可通过金属VIA(VerticalInterconnectAccesses，垂直互联通道)将二者键合接通电路以形成最终的三维存储器产品。在上述三维存储器架构的存储阵列芯片中，台阶的引入目的是将不同的栅极层通过形成于台阶上的字线连接柱引出，而台阶区域中台阶的形成是自栅极堆叠结构的远离衬底的一侧对栅极堆叠结构进行蚀刻形成的，台阶区域中的各级台阶的台面朝向外围电路芯片。随着三维存储器集成程度越来越高，三维存储器已经从32层发展到64层，甚至更高的层数，随着层数的增加，台阶区域所占的面积会越来越大，而核心区域的面积会越来越小，这限制了三维存储器的存储...
【技术保护点】
1.一种三维存储器结构，其特征在于，所述三维存储器结构包括：/n外围电路芯片；/n存储阵列芯片，与所述外围电路芯片键合，所述存储阵列芯片包括栅极堆叠结构，所述栅极堆叠结构具有核心区域和台阶区域，所述栅极堆叠结构包括靠近所述外围电路芯片的第一栅极堆叠结构和远离所述外围电路芯片的第二栅极堆叠结构；/n第一多级台阶结构，形成于所述第一栅极堆叠结构的台阶区域中，所述第一多级台阶结构的台面朝向所述外围电路芯片；/n第二多级台阶结构，形成于所述第二栅极堆叠结构的台阶区域中，所述第二多级台阶结构的台面背离所述外围电路芯片。/n
【技术特征摘要】
1.一种三维存储器结构，其特征在于，所述三维存储器结构包括：
外围电路芯片；
存储阵列芯片，与所述外围电路芯片键合，所述存储阵列芯片包括栅极堆叠结构，所述栅极堆叠结构具有核心区域和台阶区域，所述栅极堆叠结构包括靠近所述外围电路芯片的第一栅极堆叠结构和远离所述外围电路芯片的第二栅极堆叠结构；
第一多级台阶结构，形成于所述第一栅极堆叠结构的台阶区域中，所述第一多级台阶结构的台面朝向所述外围电路芯片；
第二多级台阶结构，形成于所述第二栅极堆叠结构的台阶区域中，所述第二多级台阶结构的台面背离所述外围电路芯片。
2.根据权利要求1所述的三维存储器结构，其特征在于，所述存储阵列芯片还包括形成于所述栅极堆叠结构上的第一互连层，所述外围电路芯片包括第二互连层，所述外围电路芯片通过所述第二互连层的键合触点与所述存储阵列芯片的所述第一互连层的键合触点进行键合。
3.根据权利要求1所述的三维存储器结构，其特征在于，所述存储阵列芯片还包括半导体材料层，所述半导体材料层设置于所述栅极堆叠结构的远离所述外围电路芯片的表面上。
4.根据权利要求3所述的三维存储器结构，其特征在于，所述半导体材料层的材料包括多晶硅。
5.根据权利要求3所述的三维存储器结构，其特征在于，所述栅极堆叠结构核心区域中设置有垂直沟道结构，所述垂直沟道结构贯穿所述栅极堆叠结构并延伸进入所述半导体材料层中，所述垂直沟道结构包括沿径向由外向内依次设置的功能侧壁层和沟道层。
6.根据权利要求3所述的三维存储器结构，其特征在于，所述存储阵列芯片还包括隔离保护层，形成于所述半导体材料层上。
7.根据权利要求1所述的三维存储器结构，其特征在于，所述存储阵列芯片还包括栅线间隙填充层，所述栅线间隙填充层贯穿所述栅极叠层结构。
8.根据权利要求1所述的三维存储器结构，其特征在于，所述栅线间隙填充层的材料包括氮化硅或氧化硅。
9.根据权利要求1-8中任意一项所述的三维存储器结构，其特征在于，所述三维存储器结构还包括形成于所述第一多级台阶结构的各级第一台阶上的若干第一字线连接柱。
10.根据权利要求1-8中任意一项所述的三维存储器结构，其特征在于，所述三维存储器结构还包括形成于所述第二多级台阶结构的各级第二台阶上的若干第二字线连接柱。
11.一种三维存储器结构制备方法，其特征在于，包括：
制备存储阵列芯片，包括：于所述半导体衬底上形成栅极堆叠结构，所述栅极堆叠结构具有核心区域和台阶区域，所述栅极堆叠结构包括靠近所述半导体衬底的第一栅极堆叠结构和远离所述半导体衬底...
【专利技术属性】
技术研发人员：肖亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。