像素阵列基板制造技术

一种像素阵列基板，其包括基板、多条数据线、多条扫描线、多个子像素、第一以及第二辅助线。多个子像素排列成在第一方向上排列的多个第一排以及在第二方向上排列的多个第二排。第一辅助线与多条扫描线属于第一导电层。第二辅助线与多条数据线属于第二导电层。第一辅助线位于两条扫描线之间。第一辅助线的第一端与所述两条扫描线中的一条连接。第一辅助线的第二端与所述两条扫描线中的另一条分离。第二辅助线与第一辅助线在第二端处通过导电贯孔而电性连接。性连接。性连接。

【技术实现步骤摘要】
像素阵列基板


[0001]本专利技术是有关于一种像素阵列基板。

技术介绍

[0002]为了因应电子装置的多种需求，有时需要通过纵向的辅助线路连接横向的扫描线，来让栅极驱动电路与数据驱动电路设置在显示区的同一侧。然而，在这样的设计架构下，相邻于辅助线路的多个子像素的像素电压可能因为栅极信号的开启或关闭而受到耦合效应的影响，造成所述多个子像素的灰阶或亮度变异，使画面表现不佳。

技术实现思路

[0003]本专利技术提供一种像素阵列基板，其有助于改善耦合效应的影响。
[0004]本专利技术的一实施例提供一种像素阵列基板，其包括基板、多条数据线、多条扫描线、多个子像素、第一辅助线以及第二辅助线。多条数据线设置在基板上且在第一方向上排列。多条扫描线设置在基板上且在第二方向上排列，其中第二方向与第一方向相交。多个子像素设置在基板上并排列成在第一方向上排列的多个第一排以及在第二方向上排列的多个第二排。每一个第一排与至少一条数据线电性连接，且每一个第二排与一条扫描线电性连接。第一辅助线设置在基板上，其中第一辅助线与多条扫描线属于第一导电层。第二辅助线设置在基板上，其中第二辅助线与多条数据线属于第二导电层。第一辅助线位于两条扫描线之间。第一辅助线具有第一端以及与第一端相对的第二端。第一端与所述两条扫描线中的一条连接。第二端与所述两条扫描线中的另一条分离。第二辅助线与第一辅助线在第二端处通过导电贯孔而电性连接。
[0005]以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。/>附图说明
[0006]图1是本专利技术的一个实施例的像素阵列基板的局部俯视示意图。
[0007]图2是图1中区域R的一种俯视示意图。
[0008]图3至图11分别是图1中布线单元C2、C3、C4、C1、A、SS、SM、E、A1的俯视示意图。
[0009]附图标记
[0010]1:像素阵列基板
[0011]A、A1、C1、C2、C3、C4、E、SM、SS:布线单元
[0012]AL1:第一辅助线
[0013]AL2:第二辅助线
[0014]AL3:第三辅助线
[0015]AL4:第四辅助线
[0016]AL5:第五辅助线
[0017]CH:半导体层
[0018]CL1、CL1A、CL1B:第一共用电极线
[0019]CL2、CL2A、CL2B:第二共用电极线
[0020]CL3:第三共用电极线
[0021]CV1、CV2、CV3、CV4:导电贯孔
[0022]D1:第一方向
[0023]D2:第二方向
[0024]D3:法线方向
[0025]DE:漏极
[0026]DL:数据线
[0027]DL1:第一数据线
[0028]DL2:第二数据线
[0029]E1:第一端
[0030]E2:第二端
[0031]GE:栅极
[0032]P1:第一部分
[0033]P2:第二部分
[0034]R1、R1-1至R1-8:第一排
[0035]R2、R2-1至R2-12:第二排
[0036]SE:源极
[0037]SL:扫描线
[0038]SL1:第一扫描线
[0039]SL2:第二扫描线
[0040]SP:子像素
[0041]SP1:主动元件
[0042]SP2:像素电极
[0043]SUB:基板
[0044]WAL1、WAL2、WAL3、WAL5:线宽
具体实施方式
[0045]下面结合附图对本专利技术的结构原理和工作原理作具体的描述：
[0046]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
[0047]应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可以是二元件间存在其它元件。
[0048]本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特
定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或
±
30％、
±
20％、
±
10％、
±
5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
[0049]除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本专利技术所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本专利技术的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
[0050]应理解，在附图中，各图式绘示的是特定实施例中所使用的方法、结构或材料的通常性特征。然而，这些图式不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域或结构的相对尺寸、厚度及位置可能缩小或放大，或者可能省略绘示出部分膜层或元件。
[0051]图1是本专利技术的一个实施例的像素阵列基板的局部俯视示意图。请参照图1，像素阵列基板1包括基板SUB、多个子像素SP以及多个布线单元(如布线单元A、布线单元A1、布线单元C1、布线单元C2、布线单元C3、布线单元C4、布线单元E、布线单元SS及布线单元SM)。
[0052]基板SUB主要用以承载像素阵列基板1中的膜层或元件。举例来说，基板SUB的材质可以是玻璃、石英、有机聚合物、如晶圆、陶瓷或是其它可适用的材料。
[0053]多个子像素SP设置在基板SUB上。多个子像素SP排列成在第一方向D1上排列的多个第一排R1以及在第二方向D2上排列的多个第二排R2。第二方向D2与第一方向D1相交。举例来说，第二方向D2可垂直于第一方向D1，但不限于此。图1示意性绘示出八个第一排R1(如R1-1至R1-8)以及十二个第二排R2(如R2-1至R2-12)，其中每个第一排R1中有十二个子像素SP，且每个第二排R2中有八个子像素SP。然而，子像素SP的数量及其排列方式可依需求改变。
[0054]多个子像素SP可包括多种颜色的子像素，如多个红色子像素、多个绿色子像素以及多个蓝色子像素，但不限于此。各个第一排R1中的多个(如十二个)子像素SP可具有相同的颜色，且各个第二排R2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素阵列基板，其特征在于，包括：基板；多条数据线，设置在所述基板上且在第一方向上排列；多条扫描线，设置在所述基板上且在第二方向上排列，其中所述第二方向与所述第一方向相交；多个子像素，设置在所述基板上并排列成在所述第一方向上排列的多个第一排以及在所述第二方向上排列的多个第二排，其中每一个所述第一排与至少一条所述数据线电性连接，且每一个所述第二排与一条所述扫描线电性连接；第一辅助线，设置在所述基板上，其中所述第一辅助线与所述多条扫描线属于第一导电层；以及第二辅助线，设置在所述基板上，其中所述第二辅助线与所述多条数据线属于第二导电层，其中所述第一辅助线位于两条所述扫描线之间，所述第一辅助线具有第一端以及与所述第一端相对的第二端，所述第一端与所述两条扫描线中的一条连接，所述第二端与所述两条扫描线中的另一条分离，且所述第二辅助线与所述第一辅助线在所述第二端处通过导电贯孔而电性连接。2.如权利要求1所述的像素阵列基板，其特征在于，其中所述第二辅助线包括第一部分以及第二部分，所述第一部分与所述第二部分在所述第二方向上排列，其中所述第一部分横越所述两条扫描线中与所述第一辅助线分离的扫描线，并在所述第二端处通过所述导电贯孔而与所述第一辅助线电性连接，所述第二部分与所述第一部分在所述第二端处分离，所述第二部分在所述基板的法线方向上重叠于所述第一辅助线并横越连接于所述第一辅助线的所述一条扫描线，且所述第二部分电性绝缘于所述第一辅助线以及连接于所述第一辅助线的所述一条扫描线。3.如权利要求2所述的像素阵列基板，其特征在于，其中所述第二部分的线宽大于或等于所述第一辅助线在所述第二端处以外的线宽。4.如权利要求2所述的像素阵列基板，其特征在于，其中所述第一部分连接至栅极信号端，且所述第二部分连接至直流信号端。5.如权利要求1所述的像素阵列基板，其特征在于，还包括：多条第一共用电极线以及多条第二共用电极线，设置在所述基板上且在所述第二方向上交替排列，其中任两条相邻的所述扫描线之间有一条所述第一共用电极线以及一条所述第二共用电极线；以及多条第三共用电极线，设置在所述基板上，其中每一条所述第三共用电极线连接于一条所述第一共用电极线以及相邻的一条所述第二共用电极线之间，其中所述多条第一共用电极线、所述多条第二共用电极线以及所述多条第三共用电极线属于所述第一导电层，且其中位于所述第一辅助线的相对两端的所述两条扫描线之间有至少一条所述第一共用电极线以及至少一条所述第二共用电极线，所述至少一条第一共用电极线以及所述至少一条第二共用电极线中的每一条在所述第一辅助线的行经处断开，且断开的所述至少一条第一共用电极线以及断开的所述至少一条第二共用电极线通过所述多条第三共用电极线
而电性连接。6.如权利要求5所述的像素阵列基板，其特征在于，其中所述第一辅助线在所述第一方向上的相对两侧各有至少一条所述第三共用电极线。7.如权利要求5所述的像素阵列基板，其特征在于，其中所述第二辅助线在所述基板的法线方向上重叠于至少一条所述第三共用电极线，并与所述至少一条第三共用电极线电性绝缘。8.如权利要求5所述的像素阵列基板，其特征在于，还包括：多条第三辅助线，设置在所述基板上，其中至少一条所述第三辅助线位于两个相邻的所...

【专利技术属性】
技术研发人员：李珉泽，郑圣谚，陈品妏，钟岳宏，徐雅玲，廖烝贤，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：