低温多晶氧化物阵列基板制造技术

本实用新型专利技术提供一种低温多晶氧化物阵列基板。本实用新型专利技术提供的阵列基板，包括衬底基板以及设置在衬底基板上的薄膜晶体管组件，薄膜晶体管组件包括第一半导体层、第一源极、第一漏极、第二半导体层、第二源极、第二漏极和公共栅极；第一半导体层、第一源极、第一漏极和公共栅极形成第一薄膜晶体管，第二半导体层、第二源极、第二漏极和公共栅极形成第二薄膜晶体管，第二薄膜晶体管设于第一薄膜晶体管上方，且第一薄膜晶体管和第二薄膜晶体管在竖直方向上具有重叠区域；第一半导体层和第二半导体层中的一者为多晶硅半导体层，另一者为金属氧化物半导体层。本实用新型专利技术的阵列基板在满足高分辨率要求的同时，可增大像素开口率，降低功耗。耗。耗。

【技术实现步骤摘要】
低温多晶氧化物阵列基板


[0001]本技术涉及显示
，尤其涉及一种低温多晶氧化物阵列基板。

技术介绍

[0002]薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称： TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。近年来随着TFT-LCD的飞速发展，尤其液晶电视的发展更为迅速，大尺寸、高分辨率的液晶电视成为TFT-LCD发展的主流。
[0003]传统TFT-LCD通常采用多晶硅薄膜晶体管，其迁移率较高，迁移率大于 30cm2/V.s。多晶硅薄膜晶体管一般通过准分子激光退火(Excimer Laser Annealing，简称：ELA)工艺制作而成，但是在进行激光退火时，由于激光脉冲宽幅的限制，形成的多晶硅均一性差，这直接影响到薄膜晶体管的均一性，使其不适用于大尺寸的液晶面板；另外，多晶硅薄膜晶体管虽然迁移率高，但关态电流大，用其驱动像素电极时功耗较高。目前，TFT-LCD还采用金属氧化物薄膜晶体管，金属氧化物薄膜晶体管也具有较高的迁移率，一般在10-30cm2/V.s左右，虽然迁移率比多晶硅薄膜晶体管稍低，但也可以充分满足像素区域的驱动需求，且金属氧化物薄膜晶体管的关态电流远小于多晶硅薄膜晶体管，用其驱动像素电极，可以降低显示面板的功耗。
[0004]但是，随着显示产品向大尺寸、高分辨率的方向发展，薄膜晶体管在像素中的面积占比越来越大，使得像素的开口率降低，功耗增加。

技术实现思路
r/>[0005]本技术提供一种低温多晶氧化物阵列基板，低温多晶氧化物阵列基板在满足高分辨率要求的同时，可增大像素开口率，降低功耗。
[0006]本技术的一方面提供一种低温多晶氧化物阵列基板，该阵列基板包括衬底基板以及设置在衬底基板上的薄膜晶体管组件，薄膜晶体管组件包括第一半导体层、第一源极、第一漏极、第二半导体层、第二源极、第二漏极和公共栅极，第一源极和第一漏极分别连接在第一半导体层两侧，第二源极和第二漏极分别连接在第二半导体层两侧；
[0007]第一半导体层、第一源极、第一漏极和公共栅极形成第一薄膜晶体管，第二半导体层、第二源极、第二漏极和公共栅极形成第二薄膜晶体管，第二薄膜晶体管沿阵列基板的层叠方向设于第一薄膜晶体管上方，且第一薄膜晶体管和第二薄膜晶体管在竖直方向上具有重叠区域；
[0008]其中，第一半导体层和第二半导体层中的一者为多晶硅半导体层，另一者为金属氧化物半导体层。
[0009]在一种可能的实施方式中，第一薄膜晶体管和第二薄膜晶体管中的一者在衬底基板上的正投影位于另一者在衬底基板上的正投影的覆盖范围内。
[0010]在一种可能的实施方式中，公共栅极沿阵列基板的层叠方向设于第一半导体层和
第二半导体层之间，公共栅极用于驱动第一薄膜晶体管和第二薄膜晶体管。
[0011]在一种可能的实施方式中，薄膜晶体管组件还包括设置在衬底基板上的缓冲层，第一半导体层设置在缓冲层上。
[0012]在一种可能的实施方式中，缓冲层包括依次层叠在衬底基板上的第一缓冲层和第二缓冲层。
[0013]在一种可能的实施方式中，薄膜晶体管组件还包括设置在缓冲层上的栅绝缘层，栅绝缘层覆盖第一半导体层，公共栅极设置在栅绝缘层上。
[0014]在一种可能的实施方式中，薄膜晶体管组件还包括设置在栅绝缘层上的栅极保护层，栅极保护层覆盖公共栅极；其中，栅极保护层和栅绝缘层中设置有连通至第一半导体层的接触孔，第一源极和第一漏极设置在栅极保护层中并通过接触孔与第一半导体层接触。
[0015]在一种可能的实施方式中，栅极保护层包括依次层叠在栅绝缘层上的第一栅极保护层和第二栅极保护层，第一源极和第一漏极设置在第一栅极保护层和第二栅极保护层之间。
[0016]在一种可能的实施方式中，薄膜晶体管组件还包括设置在栅极保护层上的氧化物绝缘层，第二半导体层及第二源极、第二漏极均设置在氧化物绝缘层上。
[0017]在一种可能的实施方式中，薄膜晶体管组件还包括设置在氧化物绝缘层上的金属氧化物保护层，金属氧化物保护层覆盖第二半导体层及第二源极、第二漏极。
[0018]本技术提供一种低温多晶氧化物阵列基板，通过在衬底基板上设置第一薄膜晶体管和第二薄膜晶体管组成薄膜晶体管组件，其中第一薄膜晶体管的半导体层采用多晶硅半导体层，第二薄膜晶体管的半导体层采用金属氧化物半导体层；通过多晶硅半导体层驱动第一薄膜晶体管，通过金属氧化物半导体层驱动第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管共同作用于阵列基板的每个像素，可以大尺寸显示面板的高分辨率需求；同时，通过第一薄膜晶体管和第二薄膜晶体管沿阵列基板的层叠方向设置，且第一薄膜晶体管和第二薄膜晶体管在竖直方向上具有重叠区域，这样可以减少像素内薄膜晶体管组件占据的面积比例，增大像素开口率，降低功耗。
[0019]LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)薄膜晶体管阵列基板通过在一个子像素内集成低温多晶硅(Low Temperature Poly-silicon，简称： LTPS)TFT和氧化物(Oxide)TFT这两种器件，LTPO面板技术结合了LTPS TFT 工艺驱动能力强和Oxide TFT工艺漏电小、功耗低的优点，利用LTPS TFT驱动显示器，Oxide TFT用于开关，因而可以有效降低显示面板的功耗。
附图说明
[0020]为了更清楚地说明本技术或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本技术实施例一提供的低温多晶氧化物阵列基板的结构示意图；
[0022]图2为本技术实施例二提供的低温多晶氧化物阵列基板的制作方法的流程示意图；
[0023]图3为本技术实施例二提供的在衬底基板上形成第一薄膜晶体管的流程示意图；
[0024]图4为本技术实施例二提供的在衬底基板上形成缓冲层的结构示意图；
[0025]图5为本技术实施例二提供的在缓冲层上形成第一半导体层的结构示意图；
[0026]图6为本技术实施例二提供的在缓冲层上形成栅绝缘层的结构示意图；
[0027]图7为本技术实施例二提供的在栅绝缘层上形成公共栅极的结构示意图；
[0028]图8为本技术实施例二提供的在栅绝缘层上形成第一栅极保护层的结构示意图；
[0029]图9为本技术实施例二提供的在第一栅极保护层和栅绝缘层中形成接触孔的结构示意图；
[0030]图10为本技术实施例二提供的在第一栅极保护层上形成第一源极和第一漏极的结构示意图；
[0031]图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低温多晶氧化物阵列基板，其特征在于，包括衬底基板以及设置在衬底基板上的薄膜晶体管组件，所述薄膜晶体管组件包括第一半导体层、第一源极、第一漏极、第二半导体层、第二源极、第二漏极和公共栅极，所述第一源极和所述第一漏极分别连接在所述第一半导体层两侧，所述第二源极和所述第二漏极分别连接在所述第二半导体层两侧；所述第一半导体层、第一源极、第一漏极和公共栅极形成第一薄膜晶体管，所述第二半导体层、第二源极、第二漏极和公共栅极形成第二薄膜晶体管，所述第二薄膜晶体管沿所述阵列基板的层叠方向设于所述第一薄膜晶体管上方，且所述第一薄膜晶体管和所述第二薄膜晶体管在竖直方向上具有重叠区域；其中，所述第一半导体层和所述第二半导体层中的一者为多晶硅半导体层，另一者为金属氧化物半导体层。2.根据权利要求1所述的低温多晶氧化物阵列基板，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管中的一者在衬底基板上的正投影位于另一者在衬底基板上的正投影的覆盖范围内。3.根据权利要求2所述的低温多晶氧化物阵列基板，其特征在于，所述公共栅极沿所述阵列基板的层叠方向设于所述第一半导体层和所述第二半导体层之间，所述公共栅极用于驱动所述第一薄膜晶体管和所述第二薄膜晶体管。4.根据权利要求3所述的低温多晶氧化物阵列基板，其特征在于，所述薄膜晶体管组件还包括设置在所述衬底基板上的缓冲层，所述第一半导体层设置在所述缓冲层上。5.根据权利要求4所述...

【专利技术属性】
技术研发人员：刘翔，
申请(专利权)人：成都中电熊猫显示科技有限公司，
类型：新型
国别省市：