低温多晶氧化物阵列基板制造技术

本实用新型专利技术提供一种低温多晶氧化物阵列基板。本实用新型专利技术提供的低温多晶氧化物阵列基板，包括衬底基板、第一遮光层、第二遮光层、第一薄膜晶体管和第二薄膜晶体管，第一遮光层和第二遮光层间隔设置在衬底基板上，第一薄膜晶体管和第二薄膜晶体管沿阵列基板的层叠方向分别设置在第一遮光层和第二遮光层上方；第一薄膜晶体管包括第一半导体图形、第一源极、第一漏极和第一栅极；第二薄膜晶体管包括第二半导体图形、第二源极、第二漏极和第二栅极；其中，第一半导体图形为多晶硅半导体图形，第二半导体图形为金属氧化物半导体图形。本实用新型专利技术提供的阵列基板在满足高分辨率要求的同时，可降低显示面板的功耗。可降低显示面板的功耗。可降低显示面板的功耗。

【技术实现步骤摘要】
低温多晶氧化物阵列基板


[0001]本技术涉及显示
，尤其涉及一种低温多晶氧化物阵列基板。

技术介绍

[0002]薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称： TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。近年来随着TFT-LCD的飞速发展，尤其液晶电视的发展更为迅速，大尺寸、高分辨率的液晶电视成为TFT-LCD发展的主流。
[0003]传统TFT-LCD通常采用多晶硅薄膜晶体管，其迁移率较高，迁移率大于 30cm2/V.s。多晶硅薄膜晶体管一般通过准分子激光退火(Excimer Laser Annealing，简称：ELA)工艺制作而成，但是在进行激光退火时，由于激光脉冲宽幅的限制，形成的多晶硅均一性差，这直接影响到薄膜晶体管的均一性，使其不适用于大尺寸的液晶面板；另外，多晶硅薄膜晶体管虽然迁移率高，但关态电流大，用其驱动像素电极时功耗较高。目前，TFT-LCD还采用金属氧化物薄膜晶体管，金属氧化物薄膜晶体管也具有较高的迁移率，一般在10～30cm2/V.s左右，虽然迁移率比多晶硅薄膜晶体管稍低，但也可以充分满足像素区域的驱动需求，且金属氧化物薄膜晶体管的关态电流远小于多晶硅薄膜晶体管，用其驱动像素电极，可以降低显示面板的功耗。
[0004]但是，随着显示产品向大尺寸、高分辨率的方向发展，现有的薄膜晶体管结构无法完全满足需求，且增大了显示面板的功耗。

技术实现思路

[0005]本技术提供一种低温多晶氧化物阵列基板，阵列基板在满足高分辨率要求的同时，可降低显示面板的功耗。
[0006]本技术的一方面提供一种低温多晶氧化物阵列基板，该阵列基板包括衬底基板、第一遮光层、第二遮光层、第一薄膜晶体管和第二薄膜晶体管，第一遮光层和第二遮光层间隔设置在衬底基板上，第一薄膜晶体管和第二薄膜晶体管沿阵列基板的层叠方向分别设置在第一遮光层和第二遮光层上方；
[0007]第一薄膜晶体管包括位于第一遮光层上方的第一半导体图形、分别连接在第一半导体图形两侧的第一源极和第一漏极以及间隔设置在第一半导体图形上方的第一栅极；第二薄膜晶体管包括位于第二遮光层上方的第二半导体图形、分别连接在第二半导体图形两侧的第二源极和第二漏极以及间隔设置在第二半导体图形上方的第二栅极；其中，第一半导体图形为多晶硅半导体图形，第二半导体图形为金属氧化物半导体图形；
[0008]其中，第一栅极与第一遮光层连接，第二栅极与第二遮光层连接。
[0009]在一种可能的实施方式中，第一半导体图形在衬底基板上的正投影位于第一遮光层的覆盖范围内，第二半导体图形在衬底基板上的正投影位于第二遮光层的覆盖范围内。
[0010]在一种可能的实施方式中，阵列基板还包括缓冲层和栅极绝缘层，缓冲层设在衬
底基板上且覆盖第一遮光层和第二遮光层，第一半导体图形和第二半导体图形设在缓冲层上；
[0011]栅极绝缘层设在缓冲层上且覆盖第一半导体图形和第二半导体图形，第一栅极和第二栅极设在栅极绝缘层上。
[0012]在一种可能的实施方式中，栅极绝缘层和缓冲层中设有贯通的第一接触孔和第二接触孔，第一栅极通过第一接触孔与第一遮光层接触，第二栅极通过第二接触孔与第二遮光层接触。
[0013]在一种可能的实施方式中，缓冲层包括依次层叠在衬底基板上的第一缓冲层和第二缓冲层。
[0014]在一种可能的实施方式中，第一缓冲层为氮化硅层，第二缓冲层为氧化硅层。
[0015]在一种可能的实施方式中，栅极绝缘层包括依次层叠在缓冲层上的第一氧化硅层和第二氧化硅层，第一氧化硅层的致密性高于第二氧化硅层的致密性。
[0016]在一种可能的实施方式中，阵列基板还包括栅极保护层，栅极保护层设在栅极绝缘层上且覆盖第一栅极和第二栅极。
[0017]在一种可能的实施方式中，第一源极、第一漏极、第二源极和第二漏极设在栅极保护层上，栅极保护层和栅极绝缘层中设有贯通的第三接触孔、第四接触孔、第五接触孔和第六接触孔，第一源极和第一漏极分别通过第三接触孔和第四接触孔与第一半导体图形接触，第二源极和第二漏极分别通过第五接触孔和第六接触孔与第二半导体图形接触。
[0018]在一种可能的实施方式中，阵列基板还包括钝化层和像素电极，钝化层设置在栅极保护层上且覆盖第一源极、第一漏极、第二源极和第二漏极，像素电极设置在钝化层上，钝化层中设有导电过孔，第二漏极通过导电过孔与第二漏极接触。
[0019]本技术的另一方面提供一种低温多晶氧化物阵列基板的制作方法，用于制作如上任一项所述的低温多晶氧化物阵列基板，该制作方法包括如下步骤：
[0020]在衬底基板上形成间隔的第一遮光层和第二遮光层；
[0021]在第一遮光层和第二遮光层上方分别形成第一半导体图形和第二半导体图形；其中，第一半导体图形为多晶硅半导体图形，第二半导体图形为金属氧化物半导体图形；
[0022]在第一半导体图形和第二半导体图形上方分别形成第一栅极和第二栅极；
[0023]在第一栅极和第二栅极上方同时形成与第一半导体图形两侧连接的第一源极、第一漏极和与第二半导体图形两侧连接的第二源极和第二漏极；并使得第一栅极通过第一接触孔与第一遮光层接触，第二栅极通过第二接触孔与第二遮光层接触。
[0024]在一种可能的实施方式中，在衬底基板上形成间隔的第一遮光层和第二遮光层，具体包括如下步骤：
[0025]在衬底基板上沉积遮光层；
[0026]对遮光层进行光刻工艺以使其形成间隔的第一遮光层和第二遮光层。
[0027]在一种可能的实施方式中，在第一遮光层和第二遮光层上方分别形成第一半导体图形和第二半导体图形，具体包括如下步骤：
[0028]在衬底基板上沉积形成缓冲层，缓冲层覆盖第一遮光层和第二遮光层；
[0029]在缓冲层上沉积形成非晶硅层；
[0030]对非晶硅层进行退火工艺以使其形成多晶硅层；
[0031]对多晶硅层进行光刻工艺以使其形成第一半导体图形；
[0032]在缓冲层上沉积形成金属氧化物半导体层，金属氧化物半导体层覆盖第一半导体图形；
[0033]对金属氧化物半导体层进行光刻工艺以使其形成第二半导体图形。
[0034]在一种可能的实施方式中，在第一半导体图形和第二半导体图形上方分别形成第一栅极和第二栅极，具体包括如下步骤：
[0035]在缓冲层上沉积形成栅极绝缘层，栅极绝缘层覆盖第一半导体图形和第二半导体图形；
[0036]在栅极绝缘层和缓冲层中形成贯通的第一接触孔和第二接触孔；
[0037]在栅极绝缘层上沉积形成栅金属层；
[0038]对栅金属层进行光刻工艺以使其形成第一栅极和第二栅极；其中，第一栅极通过第一接触孔与第一遮光层接触，第二栅极通过第二接触孔与第二遮光层接触。
[0039]在一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低温多晶氧化物阵列基板，其特征在于，包括衬底基板、第一遮光层、第二遮光层、第一薄膜晶体管和第二薄膜晶体管，所述第一遮光层和所述第二遮光层间隔设置在所述衬底基板上，所述第一薄膜晶体管和所述第二薄膜晶体管沿所述阵列基板的层叠方向分别设置在所述第一遮光层和所述第二遮光层上方；所述第一薄膜晶体管包括位于所述第一遮光层上方的第一半导体图形、分别连接在所述第一半导体图形两侧的第一源极和第一漏极以及间隔设置在所述第一半导体图形上方的第一栅极；所述第二薄膜晶体管包括位于所述第二遮光层上方的第二半导体图形、分别连接在所述第二半导体图形两侧的第二源极和第二漏极以及间隔设置在所述第二半导体图形上方的第二栅极；其中，所述第一半导体图形为多晶硅半导体图形，所述第二半导体图形为金属氧化物半导体图形；其中，所述第一栅极与所述第一遮光层连接，所述第二栅极与所述第二遮光层连接。2.根据权利要求1所述的低温多晶氧化物阵列基板，其特征在于，所述第一半导体图形在所述衬底基板上的正投影位于所述第一遮光层的覆盖范围内，所述第二半导体图形在所述衬底基板上的正投影位于所述第二遮光层的覆盖范围内。3.根据权利要求1所述的低温多晶氧化物阵列基板，其特征在于，还包括缓冲层和栅极绝缘层，所述缓冲层设在所述衬底基板上且覆盖所述第一遮光层和所述第二遮光层，所述第一半导体图形和所述第二半导体图形设在所述缓冲层上；所述栅极绝缘层设在所述缓冲层上且覆盖所述第一半导体图形和所述第二半导体图形，所述第一栅极和所述第二栅极设在所述栅极绝缘层上。4.根据权利要求3所述的低温多晶氧化物阵列基板，其特征在于，所述栅极绝缘层和所述缓冲层中设有贯通的第一...

【专利技术属性】
技术研发人员：刘翔，
申请(专利权)人：成都中电熊猫显示科技有限公司，
类型：新型
国别省市：