电子封装件及其制法制造技术

一种电子封装件及其制法，以覆晶方式将电子元件设于承载件上，再以封装层包覆该电子元件，并经由整平作业，移除该封装层的部分材料、电子元件的部分材料及该承载件的部分材料，以缩小该电子封装件的整体厚度。

【技术实现步骤摘要】
电子封装件及其制法
本专利技术有关一种半导体封装制程，尤指一种电子封装件及其制法。
技术介绍
目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(ChipScalePackage，简称CSP)、芯片直接贴附封装(DirectChipAttached，简称DCA)或多芯片模块封装(Multi-ChipModule，简称MCM)等覆晶型封装制程、或将芯片立体堆叠化整合为三维积体电路(3DIC)芯片堆叠制程。如图1所示，悉知四方平面无引脚(QuadFlatNoleads，简称QFN)型式的半导体封装件1，其将半导体芯片11经由多个焊锡凸块110以覆晶方式接置于一导线架10上，再以封装胶体12包覆该半导体芯片11、导线架10及焊锡凸块110，的后进行切割，以令该导线架10的各导脚100的侧面(SideSurface)及底面(BottomSurface)外露出该封装胶体12，并使各该导脚100的底面与该封装胶体12的底面齐平。另一方面，为符合薄化需求，需先降低该半导体芯片11的厚度d，再将该半导体芯片11接置于该导线架10上。然而，在多接点(I/O)数量且尺寸微小的封装体积的需求下，尤其是该半导体封装件1的整体厚度t小于0.3㎜，该半导体芯片11所需的厚度d极小，故当该半导体芯片11接置于该导线架10上时，容易受压而产生碎裂(crack)的状况，造成该半导体封装件1的信赖性不佳。因此，如何克服上述悉知技术的问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述悉知技术的缺陷，本专利技术提供一种电子封装件及其制法，以缩小该电子封装件的整体厚度。本专利技术的电子封装件，包括：承载件，其具有多个导脚；电子元件，其结合于该承载件上且电性连接该多个导脚；以及封装层，其形成于该承载件上且包覆该电子元件，其中，该封装层定义有相对的第一表面与第二表面，该电子元件的一表面齐平该封装层的第一表面，且该导脚齐平该封装层的第二表面。本专利技术还提供一种电子封装件的制法，包括：结合电子元件于一具有多个导脚的承载件上，且令该电子元件电性连接该多个导脚；形成封装层于该承载件上，使该封装层包覆该电子元件；以及移除该封装层的部分材料、该电子元件的部分材料及该承载件的部分材料，使该封装层定义出相对的第一表面与第二表面，以令该电子元件的一表面齐平该封装层的第一表面，且该导脚的一表面齐平该封装层的第二表面。前述的制法中，其采用研磨方式移除该封装层的部分材料、该电子元件的部分材料及该承载件的部分材料。前述的制法中，还包括进行切单作业。前述的电子封装件及其制法中，该承载件为导线架。前述的电子封装件及其制法中，该电子元件具有相对的作用面与非作用面，该电子元件以该作用面经由多个导电凸块设于该导脚上，且该非作用面齐平该封装层的第一表面。前述的电子封装件及其制法中，该封装层定义有邻接该第一表面与第二表面的侧面，且令该导脚的部分表面外露出该封装层的侧面。前述的电子封装件及其制法中，该电子元件外露于该封装层的第一表面。前述的电子封装件及其制法中，还包括配置于该封装层的第二表面上的绝缘层，其具有多个外露该导脚的开孔。前述的电子封装件及其制法中，还包括配置于该电子元件与该封装层的第一表面上的作用件。又包括配置于该封装层的第二表面上的绝缘层，其具有多个外露该导脚的开孔，例如，该作用件的材料与该绝缘层的材料相同。或者，该作用件的材料采用聚合物，以作为保护层。由上可知，本专利技术的电子封装件及其制法中，主要经由该电子元件上表面齐平该封装层的第一表面，且该导脚下表面齐平该封装层的第二表面，以缩小该承载件的厚度与该封装层的厚度，故相比于悉知技术，本专利技术的制法所得的电子封装件的整体厚度能符合薄化需求，且能避免该电子元件产生碎裂的状况。附图说明图1为悉知半导体封装件的剖面示意图。图2A至图2D为本专利技术的电子封装件的制法的剖面示意图。符号说明1半导体封装件10导线架100,200导脚11半导体芯片110焊锡凸块12封装胶体2电子封装件20承载件20a第一侧20b第二侧21电子元件21a作用面21b非作用面210电极垫211导电凸块22封装层22a第一表面22b第二表面22c侧面23绝缘层230开孔24作用件A置晶部B外接部d,h,h1,h2,r,t厚度。具体实施方式以下经由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“上”、“下”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2D为本专利技术的电子封装件2的制法的剖面示意图。如图2A所示，提供一具有相对的第一侧20a与第二侧20b的承载件20。于本实施例中，该承载件20为导线架，其包含多个相分离的导脚200，其中，该些导脚200定义有相邻接的置晶部A与外接部B，且该置晶部A较该外接部B靠近中间区域。如图2B所示，结合至少一电子元件21于该承载件20的第一侧20a上。接着，形成一封装层22于该承载件20的第一侧20a上，以包覆该电子元件21，并外露出该承载件20的第二侧20b。该电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。于本实施例中，该电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，且该作用面21a具有多个电极垫210，使该电子元件21经由多个接合该些电极垫210的导电凸块211(如焊锡材料或其它导电材)，而采用覆晶方式设于该些导脚200的置晶部A上，以令该电子元件21电性连接该些导脚200。此外，形成该封装层22的材料为聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(moldingcompound)或其它适当绝缘材。如图2C所示，移除该封装层22的部分材料、该电子元件21的部分材料及该承载件20(第二侧20b)的部分材料，以令该电子元件21的非作用面21b外露于该封装层22，且该承载件20的第二侧20b仍外露于该封装层22。于本实施例中，经由整平作业(如研磨方式)沿如图2B本文档来自技高网...

【技术保护点】
1.一种电子封装件，其特征在于，包括：/n承载件，其具有多个导脚；/n电子元件，其结合于该承载件上且电性连接该多个导脚；以及/n封装层，其形成于该承载件上且包覆该电子元件，其中，该封装层定义有相对的第一表面与第二表面，该电子元件的一表面齐平该封装层的第一表面，且该导脚的一表面齐平该封装层的第二表面。/n

【技术特征摘要】
20190703 TW 1081234121.一种电子封装件，其特征在于，包括：
承载件，其具有多个导脚；
电子元件，其结合于该承载件上且电性连接该多个导脚；以及
封装层，其形成于该承载件上且包覆该电子元件，其中，该封装层定义有相对的第一表面与第二表面，该电子元件的一表面齐平该封装层的第一表面，且该导脚的一表面齐平该封装层的第二表面。


2.根据权利要求1所述的电子封装件，其特征在于，该承载件为导线架。


3.根据权利要求1所述的电子封装件，其特征在于，该电子元件具有相对的作用面与非作用面，该电子元件以该作用面经由多个导电凸块设于该导脚上，且该非作用面齐平该封装层的第一表面。


4.根据权利要求1所述的电子封装件，其特征在于，该封装层定义有邻接该第一表面与第二表面的侧面，且令该导脚的部分表面外露出该封装层的侧面。


5.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括配置于该封装层的第二表面上的绝缘层，其具有多个外露该导脚的开孔。


6.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括配置于该电子元件与该封装层的第一表面上的作用件。


7.根据权利要求6所述的电子封装件，其特征在于，该电子封装件还包括配置于该封装层的第二表面上的绝缘层，其具有多个外露该导脚的开孔。


8.根据权利要求7所述的电子封装件，其特征在于，该作用件的材料与该绝缘层的材料相同。


9.根据权利要求6所述的电子封装件，其特征在于，该作用件的材料采用聚合物，以作为保护层。


10.一种电子封装件的制法，其特征在于，包括：
结合电子元件于一具有多个导脚的承载件上，且令该电子元件电性连接该多个导脚；
形成封装层于该承载件上...

【专利技术属性】
技术研发人员：唐绍祖，马伯豪，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71