半导体装置制造方法及图纸

一种半导体装置，在此公开有助于降低电容及/或电阻的互连以及相应的互连形成技术。示范的互连是设置在绝缘层内。互连具有金属接触物、环绕金属接触物的侧壁的接触隔离层，以及设置于接触隔离层与绝缘层之间的气隙。气隙的气隙密封件具有设置在接触隔离层的顶面上且未设置在绝缘层的顶面上的第一部分，以及设置在接触隔离层与绝缘层之间的第二部分，使得第二部分环绕金属接触物的侧壁的顶部。气隙密封件可包含非晶硅及/或氧化硅。接触隔离层可包含氮化硅。绝缘层可包含氧化硅。

【技术实现步骤摘要】
半导体装置
本专利技术实施例涉及一种半导体装置及其制造方法，特别涉及具有气隙密封件的半导体装置及其制造方法。
技术介绍
集成电路(integratedcircuit，IC)产业已历经了指数式成长。集成电路材料及设计的技术的进步造成集成电路世代的产生，每一世代的电路比前一世代更小且更复杂。在集成电路的发展过程中，通常增加了功能密度(即每芯片面积中内连接的集成电路装置数量)，而降低了几何尺寸(即集成电路部件的尺寸及/或大小及/或这些集成电路部件之间之间距)。一般而言，尺寸缩小仅受到用以光刻地定义出不断降低几何尺寸的集成电路部件的能力的限制。然而，随着实施降低的几何尺寸以达到具有更快运行速度的集成电路(例如通过降低电子信号传递的距离)，电阻电容延迟(resistance-capacitance(RC)delay)已成为一项重要的挑战，从而抵消了一些缩小所达到的优势并进一步限制集成电路的尺寸缩小。电阻电容延迟通常表示由于电阻(R)(即材料对于电流通过的阻碍)和电容(C)(即材料存储电荷的能力)的乘积所导致通过集成电路的电子信号速度延迟。为了降低电阻电容本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n一互连，设置在一绝缘层内，该互连具有：/n一金属接触物；/n一接触隔离层，环绕该金属接触物的侧壁，/n一气隙，环绕该金属接触物的侧壁，其中该气隙是设置在该接触隔离层与该绝缘层之间，以及/n一气隙密封件，具有一第一部分设置在一第二部分的上方，其中该第一部分是设置在该接触隔离层的一顶面的上方且未设置在该绝缘层的一顶面上，该第二部分环绕该金属接触物的侧壁的一顶部，且该第二部分是设置在该接触隔离层与该绝缘层之间。/n

【技术特征摘要】
20190628 US 62/868,012;20200312 US 16/817,1111.一种半导体装置，包括：
一互连，设置在一绝缘层内，该互连具有：
一金属接触物；
一接触隔离层，环绕该金属接触物的侧壁...

【专利技术属性】
技术研发人员：吴旭升，林佑波，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71