【技术实现步骤摘要】
用于高性能互连的可变节距和堆叠高度
本公开的实施例处于集成电路结构的领域中，并且特别是用于高性能互连的可变节距和堆叠高度。
技术介绍
在过去的几十年中，集成电路中的特征的尺寸缩放一直是不断发展的半导体行业的驱动力。尺寸缩放到越来越小的特征使得能够在有限的半导体芯片基板面上提高功能性单元的密度。例如，缩小的晶体管尺寸允许在芯片上并入更多数量的存储器或逻辑器件，从而有助于制造具有更高容量的产品。然而，向越来越大容量的推进并非没有问题。优化每个器件性能的必要性变得愈发重要。传统和最先进的制造工艺中的可变性可能会限制将其进一步扩展到10nm以下范围的可能性。因此，未来技术节点所需的功能性部件的制造可能需要在当前的制造工艺中引入新的方法或整合新的技术，或者用这些新方法或新技术来取代当前的制造工艺。附图说明图1A图示了具有有源区和过渡区的管芯的透视图。图1B是示出了IC的一部分的管芯的截面图，该IC被制造有具有可变高度互连线的金属层。图2A至2D图示了根据第一实施例的制造具有可变宽度和可变...
【技术保护点】
1.一种集成电路结构，包括：/n基部；以及/n在所述基部之上的多个金属级，其中第一金属级包括：/n第一电介质材料；以及/n在第一电介质材料中的第一多个互连线，其中第一金属级中的第一多个互连线具有从相对较窄到相对较宽的可变宽度，并且其中第一多个互连线基于所述可变宽度而具有可变高度，使得第一多个互连线中的相对较宽的互连线具有比第一多个互连线中的相对较窄的互连线更高的距基板高度，并且具有更短的距第一金属级顶部的距离。/n
【技术特征摘要】
20190628 US 16/4577121.一种集成电路结构，包括：
基部；以及
在所述基部之上的多个金属级，其中第一金属级包括：
第一电介质材料；以及
在第一电介质材料中的第一多个互连线，其中第一金属级中的第一多个互连线具有从相对较窄到相对较宽的可变宽度，并且其中第一多个互连线基于所述可变宽度而具有可变高度，使得第一多个互连线中的相对较宽的互连线具有比第一多个互连线中的相对较窄的互连线更高的距基板高度，并且具有更短的距第一金属级顶部的距离。
2.根据权利要求1所述的集成电路结构，还包括：
通孔层和在所述通孔层之上的第二电介质材料；
在第二电介质材料中的第二多个互连线，其中第二金属级中的第二多个互连线具有从相对较窄到相对较宽的可变宽度，并且其中第二多个互连线基于所述可变宽度而具有可变高度，使得第二多个互连线中的相对较宽的互连线具有比第二多个互连线中的相对较窄的互连线更高的距所述通孔层的高度，并且具有更短的距第二金属级顶部的距离。
3.根据权利要求2所述的集成电路结构，其中，来自第一多个互连线和第二多个互连线中的至少一个的至少一个互连线由两种金属材料构成。
4.根据权利要求1、2或3所述的集成电路结构，其中，相对较窄的第一多个互连线的宽度在约10至100nm的范围内，并且相对较宽的第一多个互连线的宽度在约100nm至200微米的范围内。
5.根据权利要求1、2或3所述的集成电路结构，其中，第一多个互连线之间的高度差约高达200％。
6.根据权利要求1、2或3所述的集成电路结构，其中，所述多个互连线之间的高度差在约50至100nm的范围内。
7.根据权利要求1、2或3所述的集成电路结构，其中，第一多个互连线的最大高度受到第一金属级的金属级高度的限制。
8.根据权利要求1、2或3所述的集成电路结构，其中，第一多个互连线的可变高度在约50至200nm的范围内。
9.一种制造集成电路的方法，所述方法包括：
在基部之上图案化并蚀刻电介质材料，以形成从相对较窄的沟槽到相对较宽的沟槽的具有可变宽度的沟槽；
沉积传导材料以填充所述相对较窄的沟槽和所述相对较宽（W）的沟槽；
执行第一蚀刻过程以凹陷所述沟槽中的传导材料；
沉积蚀刻停止材料以覆盖所述电介质材料和所述传导材料的表面；
执行回蚀过程以从所述相对较窄的沟槽中的传导材料的顶部去除所述蚀刻停止材料的部分；以及
执行第二蚀刻过程以去除所述蚀刻停止材料的剩余部分，并进一步凹陷所述相对较窄的沟槽中的传导材料，以形成具有可变宽度和可变高度的多个互连线。
10.根据权利要求9所述的方法，还包括：沉积所述蚀刻停止材料，使得到达所述沟槽的底部的蚀刻停止材料的量不同，其中在所述相对较宽的沟槽中，所述蚀刻停止材料更厚。
11....
【专利技术属性】
技术研发人员：刘恩劭，J朴，李呈光，WM哈菲斯，简嘉宏，J徐，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。