一种半导体器件及其制造方法技术

公开了一种半导体器件及其制造方法，半导体器件包括衬底，衬底中设有有源区，有源区位于衬底顶部；第一介质层，位于衬底的顶表面上，第一介质层中设有贯穿孔，贯穿孔位于有源区的顶表面上，且贯穿孔内设有导电插塞；第二介质层，位于第一介质层的顶表面上，第二介质层远离有源区部分的厚度大于靠近有源区部分的厚度；第一金属层，位于第二介质层的顶表面上，经第二介质层的侧表面向下延伸至有源区上方，并通过导电插塞与有源区电连接。该半导体器件及其制造方法通过改进第二介质层的结构，使顶层的第一金属层经由第二介质层延伸至有源区上方，无需在第二介质层中开设贯穿孔，因此简化了器件结构和制作工艺、降低了器件加工难度，提高产品良率。

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及微电子
，具体涉及一种半导体器件及其制造方法。
技术介绍
现有半导体器件的结构一般包含半导体衬底、位于半导体衬底中的有源区、位于半导体衬底上方的金属层(金属布线层或引出电极)以及位于半导体衬底与金属层之间的绝缘介质层。绝缘介质层中还设有贯穿孔，贯穿孔内填充有钛、氮化钛、钨等导电材料，以实现有源区与金属层之间的电连接。在此种半导体结构中，半导体衬底与金属层之间往往会形成一个寄生的MOS电容。寄生电容的大小由绝缘介质层的厚度、绝缘介质层的介电常数和金属层的面积决定。当寄生电容大到一定程度，会影响半导体器件的频率响应等参数，使产品性能下降。为了解决上述问题，目前普遍采用增加绝缘介质层厚度的方法来降低寄生电容。但绝缘介质层厚度的增加也会导致贯穿孔的深宽比增大，一方面会增大贯穿孔的刻蚀难度，很容易造成刻蚀残留；另一方面会增大贯穿孔的填充难度，很难实现完整填充，容易形成空洞，造成器件良率下降。当然，目前也有采用制作多层较薄的绝缘介质层并多次形成贯穿孔，之后再在贯穿孔中填充导电材料，电连接各个贯穿孔的方式来降低工艺难度的方法，但工艺复杂，成本较高。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其制造方法，在降低寄生电容的同时，简化器件结构和制作工艺、降低器件加工难度，提高产品良率。为了实现上述目的，根据本专利技术第一方面，提供一种半导体器件，包括衬底，衬底中设有有源区，有源区位于衬底顶部；其中，还包括：第一介质层，位于衬底的顶表面上，第一介质层中设有贯穿孔，贯穿孔位于有源区的顶表面上，且贯穿孔内设有导电插塞；第二介质层，位于第一介质层的顶表面上，第二介质层远离有源区部分的厚度大于靠近有源区部分的厚度；第一金属层，位于第二介质层的顶表面上，经第二介质层的侧表面向下延伸至有源区上方，并通过导电插塞与有源区电连接。可选地，第二介质层呈台阶状，台阶的侧表面包括倾斜面，第一金属层从台阶的顶表面经倾斜面向下延伸至有源区上方。可选地，倾斜面的顶部与台阶的顶表面连接，倾斜面的底部连接有垂直面，垂直面垂直于衬底的顶表面；以倾斜面和垂直面对应的第二介质层的总厚度为100％计，倾斜面所对应的第二介质层的厚度占总厚度的60％～95％。可选地，第二介质层具有两级台阶，其中上级台阶的侧表面包括倾斜面和垂直面，下级台阶连接有第二金属层；第一金属层从上级台阶的顶表面向下延伸至第二金属层的顶表面上，并依次经第二金属层和导电插塞与有源区电连接。可选地，第二金属层的厚度与下级台阶的高度一致。可选地，导电插塞在衬底上的正投影位于第二金属层在衬底中的正投影内。可选地，第二介质层具有一级台阶，倾斜面和垂直面构成台阶的侧表面。可选地，第一金属层与导电插塞直接接触。可选地，第二介质层在衬底上的正投影与有源区的顶表面部分交叠。可选地，导电插塞与有源区直接接触。根据本专利技术第二方面，提供一种半导体器件的制造方法，包括：在衬底的顶表面上形成第一介质层，其中衬底中设有有源区，有源区位于衬底顶部；在第一介质层中形成贯穿孔，并向贯穿孔中填充导电材料而形成导电插塞，其中贯穿孔位于有源区的顶表面上；在第一介质层的顶表面上形成第二介质层，并在第二介质层的顶表面上形成掩模层，掩模层的开口暴露出位于贯穿孔上方的第二介质层；经由掩模层的开口对第二介质层进行刻蚀，使剩余的第二介质层中，远离有源区部分的厚度大于靠近有源区部分的厚度；在第二介质层的表面上形成第一金属层，第一金属层自第二介质层的顶表面经侧表面延伸至有源区上方，并通过导电插塞与有源区电连接。可选地，经由掩模层的开口对第二介质层进行刻蚀，至少包括：对第二介质层进行第一次刻蚀，部分去除位于开口下方的第二介质层，并使得暴露出的第二介质层的侧表面朝向有源区延伸而形成倾斜面；对第二介质层进行第二次刻蚀，将位于开口下方的第二介质层刻蚀完全，并使得相应暴露出的第二介质层的侧表面为垂直面，垂直面垂直于衬底的顶表面。可选地，第一次刻蚀为湿法刻蚀，第二次刻蚀为干法刻蚀。可选地，以位于开口下方的第二介质层的厚度计，经由第一次刻蚀，剩余第二介质层的厚度为第一次刻蚀前厚度的5％～40％。可选地，在形成第二介质层之前，还包括：在第一介质层上形成第二金属层并进行刻蚀，保留位于导电插塞上方的第二金属层。本专利技术的有益效果是：本专利技术提供了一种半导体器件及其制造方法。通过将第二介质层制成特定的形状，使其远离有源区部分的厚度大于靠近有源区部分的厚度，这样，只有有源区对应的第一金属层与衬底之间的距离较小，而其余绝大部分第一金属层与衬底之间保持了较大的距离。因此与采用单层较厚的绝缘介质层以及采用多层较薄的绝缘介质层的传统半导体器件相比，本专利技术提供的半导体器件，其寄生电容略有增加但可忽略不计。在此基础上，通过对第二介质层的结构进行特别设置，使位于顶层的第一金属层能够经由第二介质层的侧表面延伸至有源区上方而与有源区电连接，无需在第二介质层中开设贯穿孔、向贯穿孔中填充导电材料以及进行化学机械抛光，因此与采用单层较厚绝缘介质层的半导体器件相比，能够降低工艺难度，避免出现贯穿孔刻蚀不净、填充空洞的问题；与采用多层较薄的绝缘介质层的传统半导体器件相比，能够降低工艺难度，减少加工步骤，降低加工成本的同时提升产品的良率。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1示出传统半导体器件的截面结构示意图；图2示出根据本专利技术实施例一的半导体器件的截面结构示意图；图3示出根据本专利技术实施例一的半导体器件的制造方法的流程图；图4a-图4i分别示出根据本专利技术实施例一的半导体器件的制造方法中各个阶段的截面结构示意图；图5示出根据本专利技术实施例二的半导体器件的截面结构示意图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术的技术方案进行更全面的描述。附图中给出了本专利技术的较佳实施例。但是，本专利技术的技术方案可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。在不冲突的情况下，下述实施例中的特征可以相互组合。在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域的“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域的“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上方的情形，本文将采用“A直接在B上方”、“A在B上面并与之邻接”或“A位于B上面，且A与B直接接触”等类似的表述方式。其中，“上方”及“上面”均指代正上方；当一层、一个区域位于另一层、另一个区域的斜上方时，会另外说明。为降低半导体器件本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括衬底，所述衬底中设有有源区，所述有源区位于所述衬底顶部；其中，还包括：/n第一介质层，位于所述衬底的顶表面上，所述第一介质层中设有贯穿孔，所述贯穿孔位于所述有源区的顶表面上，且所述贯穿孔内设有导电插塞；/n第二介质层，位于所述第一介质层的顶表面上，所述第二介质层远离所述有源区部分的厚度大于靠近所述有源区部分的厚度；/n第一金属层，位于所述第二介质层的顶表面上，经所述第二介质层的侧表面向下延伸至所述有源区上方，并通过所述导电插塞与所述有源区电连接。/n

【技术特征摘要】
1.一种半导体器件，包括衬底，所述衬底中设有有源区，所述有源区位于所述衬底顶部；其中，还包括：
第一介质层，位于所述衬底的顶表面上，所述第一介质层中设有贯穿孔，所述贯穿孔位于所述有源区的顶表面上，且所述贯穿孔内设有导电插塞；
第二介质层，位于所述第一介质层的顶表面上，所述第二介质层远离所述有源区部分的厚度大于靠近所述有源区部分的厚度；
第一金属层，位于所述第二介质层的顶表面上，经所述第二介质层的侧表面向下延伸至所述有源区上方，并通过所述导电插塞与所述有源区电连接。


2.根据权利要求1所述的半导体器件，其中，所述第二介质层呈台阶状，所述台阶的侧表面包括倾斜面，所述第一金属层从所述台阶的顶表面经所述倾斜面向下延伸至所述有源区上方。


3.根据权利要求2所述的半导体器件，其中，所述倾斜面的顶部与所述台阶的顶表面连接，所述倾斜面的底部连接有垂直面，所述垂直面垂直于所述衬底的顶表面；
以所述倾斜面和所述垂直面对应的第二介质层的总厚度为100％计，所述倾斜面所对应的第二介质层的厚度占所述总厚度的60％～95％。


4.根据权利要求3所述的半导体器件，其中，所述第二介质层具有两级台阶，其中上级台阶的侧表面包括所述倾斜面和所述垂直面，下级台阶连接有第二金属层；
所述第一金属层从所述上级台阶的顶表面向下延伸至所述第二金属层的顶表面上，并依次经所述第二金属层和所述导电插塞与所述有源区电连接。


5.根据权利要求3所述的半导体器件，其中，所述第二介质层具有一级台阶，所述倾斜面和所述垂直面构成所述台阶的侧表面。


6.一种半导体器件的制造方法，其中，包括：
在衬底的顶表面上形成第...

【专利技术属性】
技术研发人员：韦仕贡，谢小明，张彦秀，常国，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：北京;11