一种半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法。一种半导体结构，包括半导体基底；位于所述半导体基底上的有源区；与所述有源区连接的至少一个接触孔，所述接触孔包括在所述有源区处的凹槽；所述凹槽内填充有选择性外延生长硅层；在所述接触孔内填充有与所述选择性外延生长硅层连接的多晶硅层。本发明专利技术在容易形成空洞的凹槽底部填充了选择性外延生长硅，从而实现100％消除孔洞的目的。

【技术实现步骤摘要】
一种半导体结构及其制备方法
本专利技术涉及半导体制备领域，特别涉及一种半导体结构及其制备方法。
技术介绍
DRAM位线接触需要最大化接触面积，以确保与有源元件的接触电阻特性。因此，它由类球形或碗形组成，即半导体基底上形成与有源区连接的至少一个接触孔，该接触孔在有源区处形成碗形，结构如图1所示，在碗形凹槽内在填充沉积多晶硅后，形貌如图2所示，由于碗形接触，会产生底部孔洞。如果孔洞位于中心，则没关系，但是如果在有源区面上产生偏心，则可能会发生电阻故障，因此必须除去孔洞。现有技术采用DED技术(depo-etch-depo，沉积、蚀刻反复进行)消除孔洞，但是这种方法既无法100％消除孔洞，仍存在部分孔洞101，如图3所示，导致很难实现工业化大规模生产。
技术实现思路
本专利技术的目的在于提供一种半导体结构，该结构在容易形成空洞的凹槽底部填充了选择性外延生长硅，从而实现了100％消除孔洞的目的。为了实现以上目的，本专利技术提供了以下技术方案：一种半导体结构，包括半导体基底；位于所述半导体基底上的有源区；...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n半导体基底；/n位于所述半导体基底上的有源区；/n与所述有源区连接的至少一个接触孔，所述接触孔包括在所述有源区处的凹槽；/n所述凹槽内填充有选择性外延生长硅层；在所述接触孔内填充有与所述选择性外延生长硅层连接的多晶硅层。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
半导体基底；
位于所述半导体基底上的有源区；
与所述有源区连接的至少一个接触孔，所述接触孔包括在所述有源区处的凹槽；
所述凹槽内填充有选择性外延生长硅层；在所述接触孔内填充有与所述选择性外延生长硅层连接的多晶硅层。


2.根据权利要求1所述的半导体结构，其特征在于，所述接触孔为位线接触孔。


3.根据权利要求1或2所述的半导体结构，其特征在于，所述凹槽呈碗形。


4.一种包含权利要求1-3任一项所述的半导体结构的半导体器件。


5.根据权利要求4所述的半导体器件，其特征在于，其为DRAM、2DNAND、3DNAND或LCD。


6.一种半导体结构的制备方法，其特征在于，包括：
提供具有有源区的半导体基底；

【专利技术属性】
技术研发人员：安重镒，金成基，白国斌，崔恒玮，王桂磊，高建峰，田光辉，
申请(专利权)人：中国科学院微电子研究所，真芯北京半导体有限责任公司，
类型：发明
国别省市：北京;11