在导电插塞上具有导电顶盖层的半导体元件及其制备方法技术

本公开提供一种在导电插塞上具有导电顶盖层的半导体元件及其制备方法。该半导体元件具有一半导体基底、配置在该半导体基底上的一第一字元线与一第二字元线，以及配置在该第一字元线与该第二字元线之间的一导电插塞。该导电元件亦具有配置在该导电插塞上的一导电顶盖层，其中该导电顶盖层覆盖该导电插塞的一顶表面与一侧壁表面的一部分。该半导体元件还具有配置在该导电顶盖层上的一位元线，其中该位元线电性连接该导电插塞。

【技术实现步骤摘要】
在导电插塞上具有导电顶盖层的半导体元件及其制备方法
本公开主张2019/05/24申请的美国正式申请案第16/422,608号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。本公开涉及一种半导体元件及其制备方法。特别涉及一种在一导电插塞上具有导电顶盖层的半导体元件及其制备方法。
技术介绍
由于结构简化，动态随机存取存储器(dynamicrandomaccessmemories，DRAMs)可比其他类型的存储器提供每一单位芯片更多的存储器胞(memorycells)，例如静态随机存取存储器(staticrandomaccessmemories，SRAMs)。一DRAM是由多个DRAM胞所组成，其每一个是包括一电容器以及一晶体管，该电容器是用于存储信息，该晶体管是耦接该电容器并用于调节当电容器充电或放电时的时间。在一读取(read)操作期间，一字元线(wordline，WL)为确证(asserted)，并导通(turningon)晶体管。所述已致动(enabled)的晶体管允许电压通过一感测放大器(senseamplifi本文档来自技高网...

【技术保护点】
1.一种半导体元件，包括：/n一半导体基底；/n一第一字元线与一第二字元线，配置在该半导体基底上；/n一导电插塞，配置在该第一字元线与该第二字元线之间；/n一导电顶盖层，配置在该导电插塞上，其中，该导电顶盖层覆盖该导电插塞的一顶表面以及一侧壁表面的一部分；以及/n一位元线，配置在该导电顶盖层上，其中，该位元线电性连接该导电插塞。/n

【技术特征摘要】
20190524 US 16/422,6081.一种半导体元件，包括：
一半导体基底；
一第一字元线与一第二字元线，配置在该半导体基底上；
一导电插塞，配置在该第一字元线与该第二字元线之间；
一导电顶盖层，配置在该导电插塞上，其中，该导电顶盖层覆盖该导电插塞的一顶表面以及一侧壁表面的一部分；以及
一位元线，配置在该导电顶盖层上，其中，该位元线电性连接该导电插塞。


2.如权利要求1所述的半导体元件，其中，该导电插塞包含铜，且该导电顶盖层包含铜锗合金。


3.如权利要求1所述的半导体元件，其中，该导电插塞的该侧壁表面直接在该第一字元线与该第二字元线上。


4.如权利要求1所述的半导体元件，还包括：
一介电层，配置在该第一字元线与该第二字元线上，其中该导电插塞的该侧壁表面的该部分是从该介电层突伸。


5.如权利要求4所述的半导体元件，其中，该导电顶盖层直接接触该介电层。


6.如权利要求1所述的半导体元件，还包括：
一导电通孔，配置在该位元线与该导电顶盖层之间，其中，该导电顶盖层的一宽度大于该导电通孔的一宽度，且该位元线通过该导电通孔与该导电顶盖层而电性连接该导电插塞。


7.如权利要求1所述的半导体元件，还包括：
一源极/漏极区，配置在该半导体基底中，并位在该第一字元线与该第二字元线之间，其中，该位元线电性连接该源极/漏极区。


8.一种半导体元件，包括：
一半导体基底；
一第一字元线与一第二字元线，配置在该半导体基底上；
一导电插塞，配置在该第一字元线与该第二字元线之间，其中，该导电插塞的一侧壁表面位在该第一字元线与该第二字元线上；
一介电层，覆盖该第一字元线与该第二字元线，其中，该介电层围绕该导电插塞的该侧壁表面的一下部设置；
一导电顶盖层，配置在导电插塞上，其中，该导电顶盖层围绕该导电插塞的该侧壁表面的一上部设置；以及
一位元线，配置在该导电顶盖层上，其中，该位元线电性连接该导电插塞。


9.如权利要求8所述的半导体元件，其中，该导电顶盖层与该介电层完全地覆盖该导电插塞。


10.如权利要求8所述的半导体元件，还包括：
一隔离层，配置在该介电层与该导电...

【专利技术属性】
技术研发人员：蔡宏奇，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71