具有空气间隙的局部互连制造技术

提供了具有空气间隙的局部互连。一种集成电路包括包含绝缘介电体的基底。多个导线以间隔开的布置在所述基底上方垂直延伸，所述多个导线包括第一导线和与第一导线相邻的第二导线。空隙在第一与第二导线之间。绝缘材料盖体位于所述空隙上方并且限定所述空隙的上边界，使得所述空隙进一步位于所述基底与所述绝缘材料盖体之间。在一些实施例中，一个或多个通孔接触导线中的一个或多个的上端。

【技术实现步骤摘要】
具有空气间隙的局部互连
技术介绍
集成电路典型地包括利用半导体材料的电子属性的各种电子部件或器件，所述半导体材料诸如硅（Si）、锗（Ge）、砷化镓（GaAs）和磷化铟（InP）。集成电路可以包括晶体管、电容器、二极管和其他器件。晶体管的一个示例是场效应晶体管（FET），其包括三个端子：栅极、源极和漏极。FET使用由栅极施加的电场来控制沟道的电导率，电荷载流子（例如，电子或空穴）通过所述沟道在源极与漏极之间流动。此外，金属氧化物半导体FET（MOSFET）包括在栅极与沟道之间的栅极介电体。MOSFET也可以称为金属-绝缘体-半导体FET（MISFETS）或绝缘栅FET（IGFET）。互补MOS（CMOS）结构使用p沟道MOSFET（PMOS）和n沟道MOSFET（NMOS）器件的组合来实现逻辑门和其他数字电路。举几个示例，FET可以用在存储器结构、功率应用和逻辑电路中。FET的源极、漏极和栅极结构是在一些集成电路中进行电连接的示例位置。这些结构一般位于IC的器件层级，并且在也被称为前段制程（FEOL）处理的IC处理的第一阶段期间被处理。这些和其他结构可以电连接到例如电本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：/n基底，其包括绝缘介电体；/n多个导线，其以间隔开的布置在所述基底上方垂直延伸，所述多个导线包括第一导线和与第一导线相邻的第二导线；/n空隙，其横向位于第一与第二导线之间；以及/n绝缘材料盖体，其位于所述空隙上方并且限定所述空隙的上边界，使得所述空隙进一步位于所述基底与所述绝缘材料盖体之间。/n

【技术特征摘要】
20190604 US 16/4309771.一种集成电路，包括：
基底，其包括绝缘介电体；
多个导线，其以间隔开的布置在所述基底上方垂直延伸，所述多个导线包括第一导线和与第一导线相邻的第二导线；
空隙，其横向位于第一与第二导线之间；以及
绝缘材料盖体，其位于所述空隙上方并且限定所述空隙的上边界，使得所述空隙进一步位于所述基底与所述绝缘材料盖体之间。


2.根据权利要求1所述的集成电路，进一步包括：
与所述多个导线中的至少一个的顶部接触的绝缘体，所述绝缘体与所述空隙上方的所述绝缘材料盖体接触。


3.根据权利要求1所述的集成电路，进一步包括：
在第一导线上的第一绝缘体；和
在第二导线上的第二绝缘体，第二绝缘体在成分上与第一绝缘体有区别；
其中所述绝缘材料盖体接触第一绝缘体和第二绝缘体并且在第一绝缘体与第二绝缘体之间延伸。


4.根据权利要求3所述的集成电路，其中第一导线包括第一金属，并且第二导线包括在成分上不同于第一金属的第二金属。


5.根据权利要求1所述的集成电路，进一步包括：
与所述多个导线中的至少一个的顶部接触的导电通孔，所述导电通孔在所述绝缘材料盖体上方垂直延伸。


6.根据权利要求1至权利要求5中任一项所述的集成电路，其中所述基底进一步包括在所述绝缘介电体内的第一接触部和第二接触部，其中第一导线接触第一接触部，第二导线接触第二接触部，并且所述空隙的下边界由所述基底的所述绝缘介电体限定。


7.根据权利要求6所述的集成电路，其中第一接触部是源极区接触部，并且第二接触部是漏极区接触部。


8.根据权利要求6所述的集成电路，其中第一接触部或第二接触部中的一个是栅极接触部。


9.根据权利要求1至权利要求5中任一项所述的集成电路，其中所述多个导线包括至少五个导线，其中所述至少五个导线的每对相邻线在其间限定空隙。


10.一种集成电路，包括：
层，其包括绝缘介电体；
第一导线，其在所述层上方垂直延伸；
第二导线，其与第一导线相邻并且在所述层上方垂直延伸，第二导线通过在第一导线与第二导线之间的空隙而与第一导线间隔；以及
绝缘材料盖体，其限定所述空隙的上边界，所述盖体至少部分地与第一导线和第二导线中的一个或二者横向相邻；
其中所述空隙横向位于第一导线与第二导线之间，并且所述空隙垂直位于所述绝缘材料盖体与所述层之间。


11.根据权利要求10所述的集成电路，其中第一导线的第一垂直高度不同于第二导线的第二垂直...

【专利技术属性】
技术研发人员：林启文，SB克伦登宁，TA特罗尼克，U阿兰，E曼内巴赫，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US