一种3D NAND存储器件的制造方法技术

本申请提供一种3D NAND存储器件的制造方法，包括先对第二介质层进行刻蚀，形成贯穿至导电层的导电层接触孔，沉积保护材料，以在导电层接触孔侧壁和底部形成保护层，对第二介质层和第一介质层进行刻蚀，形成台阶区外围贯穿至衬底的外围接触孔，之后，可以通过刻蚀后处理，去除保护层，并对外围接触孔进行清理。也就是说，刻蚀后处理过程可以对外围接触孔进行处理，从而降低衬底的接触电阻，保护层可以在后续的刻蚀后处理过程中保护导电层接触孔，避免导电层接触孔的尺寸被错误的扩大而出现短路，且刻蚀后处理过程能够去除保护层，无需额外的操作，因此能够在较少操作的基础上，刻蚀得到可靠的导电层接触孔和外围接触孔，有效控制工艺质量。

【技术实现步骤摘要】
一种3DNAND存储器件的制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种3DNAND存储器件的制造方法。
技术介绍
在3DNAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的栅极层作为每一层存储单元的栅线，栅极层通过台阶上的接触引出，从而实现堆叠式的3DNAND存储器件。在形成核心存储区的存储单元串以及台阶结构后，可以覆盖介质层，并在介质层中刻蚀形成贯穿至存储单元串的导电层的导电层接触孔以及贯穿至台阶结构的台阶接触孔，此外，在台阶接触孔的外围还可以形成外围接触孔，用于实现衬底的引出。之后，可以在台阶接触孔、导电层接触孔和外围接触孔中填充导电材料作为引出线，从而实现介质层对器件的保护，以及存储单元串、台阶上栅极层和衬底的引出。台阶接触孔、导电层接触孔和外围接触孔的工艺质量，往往会影响各个引出线的形状，工艺质量差时可能会导致不同引出线之间错误接触，影响器件性能。因此在3DNAND器件的制造过程中，如何有效控制导电层接触孔、台阶接触本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器件的制造方法，其特征在于，包括：/n提供衬底，所述衬底上形成有绝缘层和栅极层交替层叠的堆叠层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构，所述台阶结构上形成有填充所述台阶区的第一介质层，所述核心存储区中形成有存储单元串，所述存储单元串上设置有导电层，所述第一介质层、核心存储区及导电层上设置有第二介质层；/n对所述第二介质层进行刻蚀，形成贯穿至所述导电层的导电层接触孔；/n沉积保护材料，以在所述导电层接触孔侧壁和底部形成保护层；/n对所述第二介质层和所述第一介质层进行刻蚀，形成在所述台阶区外围贯穿至所述衬底的外围接触孔；/n通过刻蚀后处理，去除所述保...

【技术特征摘要】
1.一种3DNAND存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有绝缘层和栅极层交替层叠的堆叠层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构，所述台阶结构上形成有填充所述台阶区的第一介质层，所述核心存储区中形成有存储单元串，所述存储单元串上设置有导电层，所述第一介质层、核心存储区及导电层上设置有第二介质层；
对所述第二介质层进行刻蚀，形成贯穿至所述导电层的导电层接触孔；
沉积保护材料，以在所述导电层接触孔侧壁和底部形成保护层；
对所述第二介质层和所述第一介质层进行刻蚀，形成在所述台阶区外围贯穿至所述衬底的外围接触孔；
通过刻蚀后处理，去除所述保护层，并对所述外围接触孔进行清理。


2.根据权利要求1所述的方法，其特征在于，所述对所述第二介质层和所述第一介质层进行刻蚀，还用于：形成贯穿至所述台阶结构的台阶接触孔。


3.根据权利要求1所述的方法，其特征在于，所述第一介质层和所述第二介质层为氧化硅层，所述保护层为氮化硅层。


4.根据权利要求1所述的方法，其特征在于，所述保护层的厚度范围为50-150埃。


5.根据权利要求2-4任意一项所述的方法，其特征在于，所述台阶接触孔和所述外围接触孔较所述导电层接触孔具有更大的尺寸。

【专利技术属性】
技术研发人员：张文杰，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42