一种3D NAND存储器件及其制造方法技术

本申请提供一种3D NAND存储器件及其制造方法，该制造方法可以包括，提供衬底，在衬底上形成绝缘层和牺牲层交替层叠的堆叠层，堆叠层的侧壁为台阶结构，台阶结构的台阶面为牺牲层，在台阶结构的侧壁上形成第一介质层后，在台阶结构的台阶面上形成第二介质层，第二介质层和牺牲层的材料一致，这样第二介质层与台阶面的牺牲层接触，而第一介质层将第二介质层和侧壁上的牺牲层隔离开。因此，可以在台阶结构被第三介质层覆盖后，去除牺牲层和第二介质层，得到栅极间隙，在栅极间隙中填充导电材料，得到栅极层，栅极层具有更高的可靠性，且即使第二介质层的厚度较大而使栅极层的端部较厚，也不会使不同的栅极层接触，因此可以实现栅极层的可靠的引出。

【技术实现步骤摘要】
一种3DNAND存储器件及其制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种3DNAND存储器件及其制造方法。
技术介绍
在3DNAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的栅极层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3DNAND存储器件。具体的，台阶结构上可以形成有介质层，对介质层进行刻蚀可以得到贯穿至台阶结构的台阶接触孔，台阶接触孔可以暴露台阶结构中的栅极层，这样在台阶接触孔中填充导电材料后，可以形成台阶接触孔中的引出线，从而实现台阶处栅线的引出。然而，实际操作中，在对介质层进行刻蚀得到台阶接触孔的过程中，可能会对栅极层造成损伤，在栅极层较薄时，可能穿透栅极层甚至导致不同的栅极层之间错误连接，影响器件性能。如何实现可靠的栅极引出，是本领域一个重要的问题。
技术实现思路
有鉴于此，本申请的目的在于提供一种3DNAND存储器件及其制造方法，有效控制工艺质量，保证器件性能。为实现上述目的，本申请有如下技术方案：一种3DNAND存储器件的制造方法，包括：提供衬底；在所述衬底上形成绝缘层和牺牲层交替层叠的堆叠层，所述堆叠层的侧壁为台阶结构，所述台阶结构的台阶面为牺牲层；在所述台阶结构的侧壁上形成第一介质层后，在所述台阶结构的台阶面上形成第二介质层；所述第二介质层和所述牺牲层的材料一致；在所述台阶结构被第三介质层覆盖后，去除所述牺牲层和所述第二介质层，得到栅极间隙；在所述栅极间隙中填充导电材料，得到栅极层。可选的，在所述台阶结构的台阶面上形成第二介质层包括：沉积第二介质材料；对所述第二介质材料进行各向异性处理，刻蚀去除位于所述台阶结构的侧壁的第二介质材料，以得到位于台阶结构的台阶面上的第二介质层。可选的，所述第二介质层的厚度大于所述绝缘层。可选的，在所述台阶结构的侧壁上形成第一介质层，包括：沉积第一介质材料；利用各向异性刻蚀，去除所述台阶结构的台阶面上的第一介质材料，以得到位于所述台阶结构的侧壁上的第一介质层。可选的，所述方法还包括：对所述第三介质层进行刻蚀，得到贯穿至所述栅极层的台阶接触孔。可选的，在形成所述台阶接触孔之后，还包括：在所述台阶接触孔中形成台阶接触部。本申请实施例还提供了一种3DNAND存储器件，包括：衬底；所述衬底上的绝缘层和栅极层交替层叠的堆叠层，所述堆叠层的侧壁为台阶结构；所述台阶结构的台阶面为栅极层，所述栅极层包括本体部分和加厚部分，所述加厚部分位于本体部分的上方，且栅极层的本体部分与相邻的栅极层的加厚部分之间利用第一介质层隔离。可选的，所述堆叠层中，所述栅极层的本体部分的侧壁与所述栅极上相邻的绝缘层的侧壁齐平，且相邻的所述栅极层的加厚部分构成台阶结构，栅极层的本体部分的侧壁与所述栅极层上相邻的绝缘层的侧壁形成有第一介质层。可选的，所述栅极层的加厚部分的厚度大于所述绝缘层的厚度。可选的，所述台阶结构上还形成有第三介质层，以及贯穿所述第三介质层至所述栅极层的台阶接触孔。可选的，所述台阶接触孔中形成有台阶接触部。本申请实施例提供了一种3DNAND存储器件及其制造方法，该制造方法可以包括，提供衬底，在衬底上形成绝缘层和牺牲层交替层叠的堆叠层，在堆叠层的侧壁为台阶结构，台阶结构的台阶面为牺牲层，在台阶结构的侧壁上形成第一介质层后，在台阶结构的台阶面上形成第二介质层，第二介质层和牺牲层的材料一致，这样第二介质层与台阶面的牺牲层接触，而第一介质层将第二介质层和侧壁上的牺牲层隔离开，即使第二介质层的厚度较厚，也不会和侧壁的另一层牺牲层接触。因此，在台阶结构被第三介质层覆盖后，去除牺牲层和第二介质层，得到栅极间隙，在栅极间隙中填充导电材料，得到栅极层，也就是说，位于原来牺牲层所在位置的栅极层之间利用绝缘层隔离，位于原来第二介质层所在位置的栅极层之间利用第一介质层隔离，相比于栅极层的厚度等于牺牲层的厚度的情况，栅极层具有更高的可靠性，且即使第二介质层的厚度较大而使栅极层的端部较厚，也不会使不同的栅极层接触，因此可以实现栅极层的可靠的引出。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1示出了根据本申请实施例3DNAND存储器件的制造方法的流程示意图；图2-11示出了根据本申请实施例的制造方法形成存储器件过程中的结构示意图。具体实施方式为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，堆叠层的边缘可以形成有台阶结构，堆叠层中的栅极层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3DNAND存储器件。具体的，台阶结构上可以形成有介质层，对介质层进行刻蚀可以得到贯穿至台阶结构的台阶接触孔，台阶接触孔可以暴露台阶结构中的栅极层，这样台阶接触孔中填充导电材料后，可以形成台阶接触孔中的引出线，从而实现台阶处栅线的引出。然而，实际操作中，在对介质层进行刻蚀得到台阶接触孔的过程中，可能对栅极层造成损伤，在栅极层的厚度较小时，可能穿透栅极层甚至导致不同的栅极层之间错误连接，影响器件性能。因此，如何实现可靠的栅极引出，是本领域一个重要的问题。基于以上技术问题，本申请实施例提供了一种3DNAND存储器件及其制造方法，该制造方法可以包括，提供衬底，在衬底上形成绝缘层和牺牲层交替层叠的堆叠层，在堆叠层的侧壁为台阶结构，台阶结构的台阶面为牺牲层，在台阶结构的侧壁上形成第一介质层后，在台阶结构的台阶面上形成第二介质层，第二介质层和牺牲层的材料一致，这样第二介质层与台阶面的牺牲层接触，而第一介质层将第二介质层和侧壁上的牺牲层隔离开，即使第二介质层的厚度较厚，也不会和侧壁的另一层牺牲层接触。因此，在台阶结构被第三介质层覆盖后，去除牺牲层和第二介质层，得到栅极间隙，在栅极间隙中填充导电材料，得到栅极层，也就是说，位于原来牺牲层所在位置的栅极层之间利用绝缘层隔离，位于原来第二介质层所在位置的栅本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器件的制造方法，其特征在于，包括：/n提供衬底；/n在所述衬底上形成绝缘层和牺牲层交替层叠的堆叠层，所述堆叠层的侧壁为台阶结构，所述台阶结构的台阶面为牺牲层；/n在所述台阶结构的侧壁上形成第一介质层后，在所述台阶结构的台阶面上形成第二介质层；所述第二介质层和所述牺牲层的材料一致；/n在所述台阶结构被第三介质层覆盖后，去除所述牺牲层和所述第二介质层，得到栅极间隙；并在所述栅极间隙中填充导电材料，得到栅极层。/n

【技术特征摘要】
1.一种3DNAND存储器件的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成绝缘层和牺牲层交替层叠的堆叠层，所述堆叠层的侧壁为台阶结构，所述台阶结构的台阶面为牺牲层；
在所述台阶结构的侧壁上形成第一介质层后，在所述台阶结构的台阶面上形成第二介质层；所述第二介质层和所述牺牲层的材料一致；
在所述台阶结构被第三介质层覆盖后，去除所述牺牲层和所述第二介质层，得到栅极间隙；并在所述栅极间隙中填充导电材料，得到栅极层。


2.根据权利要求1所述的方法，其特征在于，在所述台阶结构的台阶面上形成第二介质层包括：
沉积第二介质材料；
对所述第二介质材料进行各向异性处理，刻蚀去除位于所述台阶结构的侧壁的第二介质材料，以得到位于台阶结构的台阶面上的第二介质层。


3.根据权利要求2所述的方法，其特征在于，所述第二介质层的厚度大于所述绝缘层。


4.根据权利要求1-3任意一项所述的方法，其特征在于，在所述台阶结构的侧壁上形成第一介质层，包括：
沉积第一介质材料；
利用各向异性刻蚀，去除所述台阶结构的台阶面上的第一介质材料，以得到位于所述台阶结构的侧壁上...

【专利技术属性】
技术研发人员：张文杰，阳叶军，邵克坚，周文华，赵亮亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42