集成电路的测试和老化系统技术方案

技术编号:2630967 阅读:224 留言:0更新日期:2012-04-11 18:40
公开了一种测试集成电路的系统。所述系统的接触器板具有引脚,所述引脚具有接触电源和信号配电盘上的端子的端部。引脚的相反端与未分割晶圆上的晶片端子接触。配电盘还携带多个电容,至少一个电容对应于未分割晶圆上的各个晶片。各个电容可以包括两个基本上平坦的平面电容导体以及该电容导体之间的介电层。可替换地,电容可以为安装到配电盘并且位于其上方的分立元件,在此情况下在接触器基底中形成对应的电容开口以在配电盘和接触器板被结合在一起时容纳电容。还提供了由聚合体材料制成的多个保险丝。所述聚合体材料在保险丝温度升高时限制流过其中的电流,并且在保险丝温度降低时增加流过其中的电流。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及测试和老化未分割晶圆的集成电路的系统。
技术介绍
集成电路例如具有金属氧化物半导体(MOS)晶体管或者激光二极管的电路通常制造在晶圆基底上。然后这种晶圆基底被“切割”或者“分割”为单独晶片,各个晶片具有各自的集成电路。然后晶片被安装到支撑基底以为晶片提供刚性并且提供电源、接地参考电压和进出晶片中的集成电路的信号。集成电路在运送给客户之前通常被测试和老化。需要在早期阶段识别有缺陷的集成电路以确定缺陷通常在何处产生并且降低下游制造和封装成本。理想地,在晶圆被分割之前进行一些测试。可以执行老化以导致具有潜在缺陷的设备发生故障,否则故障将会在集成电路被使用一段时间之后产生。传统地,使用了相对复杂的基于探针的系统进行晶圆级的集成电路的老化测试。这些系统通常具有探针触头以及能够在x、y和z方向上移动晶圆的相对复杂的装置,从而可以使得连续的集成电路上的晶片触头与探针触头接触。在暴露于预定温度情况时,通过探针触头提供测试序列给各个集成电路。近年来在同时接触整个未分割晶圆的集成电路的晶片触头方面取得了一定进步,这通常被称为“全晶圆探测”,并且然后测试整个晶圆的集成电路。老化或者测试未分割晶圆的晶片阵列的集成电路的系统通常具有用于对配电盘触头在x和y方向上分配电源、接地参考电压以及信号的配电盘,所述配电盘触头在晶圆基底上的x-y区域上将晶片触头镜像。接触器板位于配电盘和晶圆之间,所述接触器板具有接触器引脚,在z方向上将配电盘触头端子与晶片触头进行互连。为了执行老化,这种系统与未分割晶圆一起可以被插入热管理系统例如加热炉。配电盘上的接口连接到加热炉中的连接器,从而可以通过连接器、配电盘和接触器板提供进出集成电路的电源、接地参考电源和信号。在集成电路经历老化测试的同时,晶圆温度被控制。
技术实现思路
本专利技术总体上涉及测试未分割晶圆的多个晶片的集成电路的系统,所述系统总体上包括配电盘,该配电盘包括具有多个区域以镜像未分割晶圆的晶片的配电基底,各个区域中的多个配电盘端子,各个区域中的配电盘端子包括至少一个信号、电源和参考电压配电盘端子,由所述配电基底携带的多个配电盘导体,包括分别连接到所述信号、电源和参考电压配电盘端子的信号、电源和参考电压配电盘导体,以及所述配电基底上的至少一个配电盘接口,配电导体连接到所述配电盘接口。根据本专利技术一个方面,所述系统包括至少一个电容,该电容包括分别电连接到至少一个区域的电源和参考电压配电盘端子的间隔的电源和参考电压电容和导体。所述电容可以由所述配电盘携带。所述电源和参考电压电容导体可以为基本上平坦的平面导体。各个基本上平坦的平面导体具有包括各自区域的大部分各自面积的各自面积。所述配电盘端子可以为触头,在此情况下各个基本上平坦的平面电容导体可以具有形成在各自触头上的部分,所述电容进一步包括基本上平坦的平面电容导体之间的介电层。各个基本上平坦的平面导体可以形成在至少一些配电盘导体上。所述系统可以包括多个电容,各个电容包括电连接到多个各自区域的各自电源和参考电压配电盘端子的间隔的电源和参考电压电容导体。所述系统可以进一步包括接触器板,所述接触器板可以包括接触器基底,具有朝向所述配电基底的第一侧和相反的第二侧,在所述配电盘的第一侧上的多个第一接触器板端子,各个端子与各自一个配电盘端子接触,以及接触器基底的第二侧上的多个接触器板端子,各个接触器板端子连接到各自多个第一接触器板端子中的一者,并且接触各自一个晶片的各自晶片触头。配电基底和接触器基底中的一者可以为第一基底,并且配电基底和接触器基底中的另一者可以为第二基底,所述电容安装到第一基底,至少一个电容开口形成在第二基底中,并且所述电容插入所述电容开口。优选地,所述配电基底为第一基底。所述系统可以包括多个电容,各个电容安装到第一基底,并且多个电容开口可以形成在第二基底中,各个电容插入各自一个电容开口中。从第一组接触器板端子至第二组接触器板端子可以不存在x-y转换。接触器板可以进一步包括接触器基底容纳的多个引脚,各个引脚具有形成各自第一和第二接触器端子的相反端部。所述系统可以包括至少一个保险丝,自动限制流向至少一个晶片的电流。所述保险丝可以由聚合体材料制成,当温度增加时限制流过该保险丝的电流。在本专利技术的范围内,在此使用的术语“保险丝”应当被广泛理解并且包括在本领域中不被称为“保险丝”的元件,即电子断路器,例如基于传感器的开关等等。所述系统可以包括安装到配电基底并且位于其上方的分立电子元件,在此情况下可以在接触器基底的第一侧中形成开口,并且分立电子元件插入所述开口中。根据本专利技术另一个方面,提供了一种测试未分割晶圆的多个晶片的集成电路的方法,所述方法包括通过多个接触器端子接触未分割晶圆的晶片的多个晶片触头,通过所述接触器端子的基底提供电流给晶片,至各个晶片的电流流过各自保险丝,所述保险丝在保险丝温度升高时限制流过的电流并且在保险丝温度降低时至少部分恢复流过的电流。附图说明下面参考附图通过示例方式进一步描述本专利技术,其中图1为根据本专利技术的实施例的用于测试未分割晶圆的多个晶片的集成电路的系统的局部的截面侧视图;图2为电源、接地参考电压以及信号配电盘和形成所述系统一部分的电容的顶视平面图,其中某些电容同时显示为所有电容的不同制造阶段;图3为显示系统更多元件的截面侧视图;图4为表示形成在配电盘中的电路的局部的顶视平面图并且特别显示了用于限制各个集成电路的电流的保险丝;图5为显示对数上的一个保险丝阻值相对于温度的图示;图6为根据本专利技术另一个实施例的系统元件的透视图,其中分立电容例如缠绕电容安装到配电盘;以及图7为图6所示的系统的截面侧视图,特别显示了形成在接触器基底中用于容纳位于配电盘上方的分立电容的电容开口。具体实施例方式附图中的图1显示了根据本专利技术的实施例的用于老化测试未分割晶圆14的集成电路12的接触器系统10的元件。系统10包括电源、接地参考电压和信号配电盘16,多个电容18,以及接触器板20。本专利技术范围之外的其他元件例如嵌入电阻等等在此并未显示或者描述。参考图2,配电盘16包括配电基底22、多个配电盘触头端子24、多个配电盘导体26,以及配电盘接口28。配电基底22具有多个区域30。区域30具有x方向延伸的行和y方向延伸的列,以形成x-y阵列,各个区域30镜像各自一个集成电路12(图1)。可替换地,超过一个电容可以与一个集成电路关联,或者一个电容可以与超过一个集成电路关联。配电基底22包括多个低k值(通常三至四)介电材料的层,通过导电金属层交替。配电盘触头端子24形成在配电基底22中的一个导电金属层上。各个区域30具有至少一个电源配电盘触头端子24P、至少一个接地参考电压配电盘触头端子24G,以及多个信号配电盘触头端子24S。电源配电盘触头端子24P的位置从一个区域30到下一个是相同的,接地参考电压配电盘触头端子24G以及信号配电盘触头端子24S的位置也如是。配电盘导体26通过配电基底22中的导电金属层中定义的金属线路以及互相连接金属线路的通路和接头制成。各个配电盘触头端子24连接到各自一个配电盘导体26。因此,配电盘导体26包括分别连接到电源、接地参考电压和信号配电盘触头端子24P、24G和24S的电源、接地参考电压和信号配电盘导体。配电盘本文档来自技高网
...

【技术保护点】
一种用于测试未分割基底上的集成电路的系统,该系统包括:i)配电盘,该配电盘包括:(1)具有对应于所述集成电路的多个区域的配电基底;(2)各个区域中的多个配电盘端子,该各个区域中的配电盘端子包括至少一个信号、电源和参考电压配电盘端子;(3)由所述配电基底携带的多个配电盘导体,包括分别连接到所述信号、电源和参考电压配电盘端子的信号、电源和参考电压配电盘导体;以及(4)所述配电基底上的至少一个配电盘接口,配电盘导体连接到所述配电盘接口;以及ii)至少一个电容,包括分别电连接到至少一个区域的电源和参考电压配电盘端子的间隔的电源和参考电压电容导体。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:SE林赛CN巴克RJ波塞德尔
申请(专利权)人:雅赫测试系统公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1