具有管道化测试时钟的高速电平敏感扫描设计测试机制制造技术

本发明专利技术描述了在ＬＳＳＤ系统中对测试时钟进行同步的方法以实现时钟信号近乎同时到达所有ＬＳＳＤ寄存器的输入。该方法依赖于管道敷设锁存器以分配测试时钟，其中所有的管道锁存器均由系统时钟同步。该增强改进了测试时钟切换的频率并通过降低测试时间而改善了测试，导致测试硬件和系统测试所需的总时间的显著减少，而无需损害与常规ＬＳＳＤ技术相关的任何益处。该方法进一步增强了将测试时钟信号通过按照所期待的ＬＢＩＳＴ速度调整的分配网络分配至整个芯片内的点。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种用于改进在电平敏感扫描设计（ＬＳＳＤ）系统中测试时钟的频率的方法，其中不重叠的移位Ａ测试时钟和移位Ｂ测试时钟被进行同步以在所有ＬＳＳＤ寄存器的输入处同时上升或者下降，该方法包括以下步骤：确定到达所述系统的最远角所需的管道级数量以建立该管道的深度；将所述ＬＳＳＤ寄存器分组成由确保高速操作所需的管道级数量定义的区域；平衡该管道深度以在所述ＬＳＳＤ寄存器的输入处实现信号的同时上升或者下降；以及确保以高速分配所有测试时钟，并且验证所有的该管道锁存器置于所述ＬＳＳＤ寄存器附近以实现该移位Ａ测试时钟和移位Ｂ测试时钟的高速同时传播。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：JD沃莫克，WV赫奥特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[]