一种模拟集成电路约束提取方法及系统技术方案

本发明专利技术提供了一种模拟集成电路约束提取方法及系统，所述方法包括：提供模拟集成电路初始电路设计；提取模拟电路版图约束：根据电流流经顺序对划入直流通路内的器件进行排序；根据信号流经顺序对划入信号流路径内的直流通路进行排序；提取模拟电路设计优化约束：将直流通路内的器件的栅宽设定在预定范围内，将直流通路内所有器件的栅宽之和作为直流通路的等效栅宽，设定信号流路径内各直流通路的等效栅宽在预定范围内；根据所述模拟电路设计优化约束对模拟电路设计进行优化；根据所述模拟电路设计优化结果及模拟电路版图约束提取版图设计约束。该方法能有效减小根据其设计出的集成电路的寄生电阻以及连线寄生效应，达到集成电路设计的预期目标。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种模拟集成电路约束提取方法及系统。
技术介绍
模拟集成电路的自动化设计是指利用计算机将模拟集成电路系统级行为描述自动转换成满足性能指标的电路和物理版图的各项设计过程，包括行为级综合、选择电路拓扑结构、优化器件尺寸和完成物理版图设计等过程。传统的模拟集成电路设计流程先进行电路设计，然后从电路设计中提取版图设计约束条件，并依此对电路进行版图设计。但是，模拟集成电路内器件版图的高度(即器件的栅宽)差别很大，为了节省芯片面积，直流通路内的器件不能严格按照电流方向顺序进行布局，这种布局给直流通路上的器件连接引入了较大的寄生电阻，引起直流工作点的较大偏离；基于传统版图设计约束条件的模拟集成电路设计仅对匹配器件进行了统一，而不同直流通路内/间器件版图的高度之和差别很大，同时为了节省芯片面积，这导致依据传统方法设计的模拟集成电路布局其信号流来回折返，其器件之间连接引入了较大的连线寄生效应，影响了电路的频率特性，使得设计出的集成电路的电学性能与预期目标相差较大。
技术实现思路
本专利技术提供了一种模拟集成电路约束提取方法及系统，以解决基于传统方法提取的约束不够完整，导致依据其设计的模拟集成电路存在较大的寄生电阻以及连线寄生效应，使得模拟集成电路设计达不到预期目标。本专利技术提供了一种模拟集成电路约束提取方法，包括：提供模拟集成电路初始电路设计；提取模拟电路版图约束：根据电流流经顺序对划入直流通路内的器件进行排序；根据信号流经顺序对划入信号流路径内的直流通路进行排序；提取模拟电路设计优化约束：将直流通路内的器件的栅宽设定在预定范围内，将直流通路内所有器件的栅宽之和作为直流通路的等效栅宽，设定信号流路径内各直流通路的等效栅宽在预定范围内；根据所述模拟电路设计优化约束对模拟电路设计进行优化；根据所述模拟电路设计优化结果及模拟电路版图约束提取版图设计约束。优选的，所述直流通路的划分包括：以模拟电路图标识所述模拟集成电路初始电路设计中器件及器件间的连接；删除所述模拟电路图中MOS器件栅极连接线；删除所述模拟电路图中电源连接线及接地线；将连接在一起的器件及其之间连接线划入同一直流通路。优选的，所述提取模拟电路设计优化约束还包括：将匹配器件之间栅长设定在预定范围内；将匹配器件之间栅宽设定在预定范围内。优选的，所述方法还包括：根据版图设计约束进行版图设计。优选的，所述版图设计包括：根据器件工作区域的电学约束进行版图初步设计；根据信号流路径内直流通路的排序依次将信号流路径内各直流通路布局在临近位置；根据各直流通路内器件的排序，对器件进行布局。一种模拟集成电路约束提取系统，包括：初始模块，用于提供模拟集成电路初始电路设计；提取模拟电路版图约束模块，包括直流通路约束提取单元以及信号流路径约束提取单元；所述直流通路约束提取单元用于根据电流流经顺序对划入直流通路内的器件进行排序；所述信号流路径约束提取单元用于根据信号流经顺序对划入信号流路径内的直流通路进行排序；提取模拟电路设计优化约束模块，用于将直流通路内的器件的栅宽设定在预定范围内，将直流通路内所有器件的栅宽之和作为直流通路的等效栅宽，设定信号流路径内各直流通路的等效栅宽在预定范围内；优化模块，用于根据所述模拟电路设计优化约束对模拟电路设计进行优化；提取版图设计约束模块，用于根据所述模拟电路版图约束及模拟电路设计优化结果提取版图设计约束。优选的，所述直流通路约束提取单元包括：模拟电路图子单元，用于以模拟电路图标识所述模拟集成电路初始电路设计中器件及器件间的连接；第一删除子单元，用于删除所述模拟电路图中MOS器件栅极连接线；第二删除子单元，用于删除所述模拟电路图中电源连接线及接地线；直流通路获取子单元，用于将连接在一起的器件及其之间连接线划入同一直流通路。排序子单元，用于将直流通路内器件根据电流流经顺序进行排序。优选的，所述提取模拟电路设计优化约束模块还包括：匹配器件约束单元，用于对匹配器件进行进一步约束，包括：第一设定单元，用于将匹配器件之间栅长设定在预定范围内；第二设定单元，用于将匹配器件之间栅宽设定在预定范围内。优选的，所述系统还包括：版图设计模块，用于根据版图设计约束进行版图设计。优选的，所述版图设计模块包括：版图初步设计单元，用于根据器件工作区域的电学约束进行版图初步设计；直流通路布局单元，用于根据信号流路径内直流通路的排序依次将信号流路径内各直流通路布局在临近位置；器件布局单元，用于根据各直流通路内器件的排序，对器件进行布局。本专利技术提供了一种模拟集成电路约束提取方法及系统，首先提取包含电流流经器件顺序及信号流经直流通路顺序的模拟电路版图约束，然后提取模拟电路设计优化约束，并根据所述模拟电路设计优化约束对模拟集成电路设计进行整体优化，优化得到的电路设计其直流通路内部的器件版图高度近似一致支持电流方向一致的直流通路布局、直流通路间等效栅宽之和一致产生直流通路版图高度近似一致从而支持信号流方向一致的直流通路间布局，这种布局减小互连器件间连接距离并减少器件连线交叉，使得根据模拟电路版图约束及优化结果提取的版图设计约束能有效减小根据其设计出的集成电路的寄生电阻以及连线寄生效应，达到集成电路设计的预期目标。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。图1为现有模拟集成电路设计方法的一种流程图；图2为根据本专利技术实施例的模拟集成电路约束提取方法的一种流程图；图3为根据本专利技术实施例的模拟集成电路约束提取方法中的模拟电路的电路结构示意图；图4为根据本专利技术实施例的模拟电路图相应的G(E,N)电路图示意图；图5-图8为根据本专利技术实施例的模拟集成电路约束提取方法中的直流通路及信号流路径划分过程的示意图；图9为根据本专利技术实施例的模拟集成电路约束提取系统的系统结构示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。其主要构成电路包括：放大器、滤波器、反馈电路、基准源电路、开关电容电路等。传统的模拟集成电路设计流程可如图1所示，首先进行模拟电路初始电路设计，并对初始电路设计进行优化，然后进行版图设计约束的提取，根据提取的版图约束进行版图设计，由于对初始电路设计的优化仅是传统匹配器件之间的尺寸约束优化，而实际应用中，集成电路中各器件的尺寸相差较大，为了节省版图面积，部分器件根据器件尺寸优先而不是连接关系优先的原则进行布局，直流通路1上器件之间的连接引入了较大的寄生电阻，引起直流工作点的较大偏离。为了解决上述现有技术中的问题，本专利技术提供了一种模拟集成电路约束提取方法，该方法是根据电流流经顺序及信号流经顺序对模拟电路初始电路设计进行分析，获得模拟电路设计优化约束，以对初始电路设计进行优化，本文档来自技高网...

【技术保护点】
一种模拟集成电路约束提取方法，其特征在于，包括：提供模拟集成电路初始电路设计；提取模拟电路版图约束：根据电流流经顺序对划入直流通路内的器件进行排序；根据信号流经顺序对划入信号流路径内的直流通路进行排序；提取模拟电路设计优化约束：将直流通路内的器件的栅宽设定在预定范围内，将直流通路内所有器件的栅宽之和作为直流通路的等效栅宽，设定信号流路径内各直流通路的等效栅宽在预定范围内；根据所述模拟电路设计优化约束对模拟电路设计进行优化；根据所述模拟电路设计优化结果及模拟电路版图约束提取版图设计约束。

【技术特征摘要】
1.一种模拟集成电路约束提取方法，其特征在于，包括：提供模拟集成电路初始电路设计；提取模拟电路版图约束：根据电流流经顺序对划入直流通路内的器件进行排序；根据信号流经顺序对划入信号流路径内的直流通路进行排序；提取模拟电路设计优化约束：将直流通路内的器件的栅宽设定在预定范围内，将直流通路内所有器件的栅宽之和作为直流通路的等效栅宽，设定信号流路径内各直流通路的等效栅宽在预定范围内；根据所述模拟电路设计优化约束对模拟电路设计进行优化；根据所述模拟电路设计优化结果及模拟电路版图约束提取版图设计约束。2.根据权利要求1所述的方法，其特征在于，所述直流通路的划分包括：以模拟电路图标识所述模拟集成电路初始电路设计中器件及器件间的连接；删除所述模拟电路图中MOS器件栅极连接线；删除所述模拟电路图中电源连接线及接地线；将连接在一起的器件及其之间连接线划入同一直流通路。3.根据权利要求1所述的方法，其特征在于，所述提取模拟电路设计优化约束还包括：将匹配器件之间栅长设定在预定范围内；将匹配器件之间栅宽设定在预定范围内。4.根据权利要求1所述的方法，其特征在于，所述方法还包括：根据版图设计约束进行版图设计。5.根据权利要求4所述的方法，其特征在于，所述版图设计包括：根据器件工作区域的电学约束进行版图初步设计；根据信号流路径内直流通路的排序依次将信号流路径内各直流通路布局在临近位置；根据各直流通路内器件的排序，对器件进行布局。6.一种模拟集成电路约束提取系统，其特征在于，包括：初始模块，用于提供模拟集成电路初始电路设计；提取模拟电路版图约束模块，包括直流通路约束提取单元以及信号流路径约束提取单元；所述直流通路约束提取单元用于根据电流流经顺序对划入直流通路内的器件进行排序；所...

【专利技术属性】
技术研发人员：吴玉平，陈岚，张学连，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11