【技术实现步骤摘要】
集成电路舦舰本专利技术涉及集成电路，更具体地说，涉及能够检验电路工作速度的集 成电路。
技术介绍
最近几年中，存在许多使用普通的外部连接有高速随机访问存储器(RAM)的半导体集成电路的情况。高速RAM是其中数据输入输出速率 高于普通半导体测试器的速率的RAM,或者是其工作速度高到从半导体 集成电路输出并且与时钟同步的数据由于工艺变化而不能从半导体测试器 输入的RAM。存在各种已知的用于测试这样的高速RAM的方法(例如见日本专利 早期公布No. 2003-4809)。图27是示出用于测试半导体集成电路的传统系统的框图。半导体集成电路90包括将被测量的内部电路91、分别连接到内部电 路91的输入侧和输出侧的存储电路92和93、用于输入低速测试图样的缓 冲器94、用于输出低速测试图样的缓冲器95、各种信号在其上从外面输 入的大规模集成电路(LSI)的输入端96、期望的输出值在其上被输出到 外面的输出端97和诸如锁相环(PLL)之类的用于通过将低速时钟信号进 行倍频而产生高速时钟信号的振荡电路98。在图27中，存储电路92和93通过振荡电路98的操作，在测试周期 期间每个时钟存...
【技术保护点】
一种能够检验电路工作速度的集成电路，该集成电路包括：将被测试的内部电路；控制电路，其位于所述内部电路与外部设备之间，用于通过使用读命令将读数据从所述外部设备输入到所述内部电路，并且用于通过使用写命令将从所述内部电路输出的写数据输出到所述外部设备；测试存储部分，其包括读数据存储部分和写数据存储部分，所述读数据存储部分用于存储以低速输入的所述读数据，所述写数据存储部分用于存储从所述控制电路输出的所述写数据；命令解释电路，其用于解释由所述控制电路发出的所述读命令和所述写命令，用于在确定所述读数据必须被输入到所述控制电路时将所述读数据从所述测试存储部分以高速供应到所述控制电路，并且...
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。