集成电路测试模块制造技术

公开了测试集成电路（１３０）的系统（１００）和方法。系统（１００）包含测试模块（１２０），其被配置成在自动测试设备（１１０）和要测试的集成电路（１３０）之间操作。测试接口（１２０）被配置成以高于自动测试设备（１１０）的时钟频率测试集成电路。为此，测试接口（１２０）包含被配置用于产生要提供到集成电路（１３０）的地址和测试数据的部件。能够产生各种测试数据模式，并且能够相关寻址测试数据。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路(IC)设备，尤其涉及集成电路设备的测试。
技术介绍
集成电路(IC)设备可以包括许多在半导体衬底中实现的小型化电 路。在使用IC设备之前必须进行测试以保证能够正确操作。能够使用在 IC设备自身内实现的内部自测试(BIST )电路以有限方式测试IC设备。 然而BIST测试是不完备的，并且未测试设备操作的所有方面。复杂和昂 贵的外部测试设备被用来实现IC设备的彻底测试。随着集成电路的复杂度和时钟速度的增加，现有外部测试设备的能力 变成新集成电路的测试的限制因素。例如，最快速存储器设备的时钟速度 几乎每年增加。使用为测试较慢存储器而建立的旧测试设备不能以这些更 快存储器设备的最大时钟速度测试它们。由于其成本，每当时钟速度提高 时便购买新测试设备是不切实际的。因此需要一种改进的测试集成电路的 系统和方法。
技术实现思路
在各个实施例中，本专利技术包含测试模块，其被配置成在测试设备和一或多个要测试的集成电落之间进行#:作。测试模块4皮配置成以第 一时钟频 率与测试设备通信，并且以通常更快的第二时钟频率与要测试的集成电路 通信。在某些实施例中，测试模块包含被配置成响应从测试设备接收的数 据和命令产生用于存储器设备测试的地址和测试数据的部件。这些存储器设备能够包含例如DRAM (动态随M取存储器)，SRAM(静态随^ M储器)，快擦写存储器等等。可选地，要测试的集成电路被嵌入在电子设备内。例如，在某些实施 例中，要测试的集成电路是片上系统(SoC)，封装内系统(SiP)，模块 内系统(SiM)，模块内模块(MiM)，封装上封装(POP )，封装中封装(PiP)等等内的存储器电路。在这些实施例中，测试模块能够被配置成 在第 一模式和第二模式中操作电子设备，在第 一模式中针对电子设备的共 享输入被用于测试电子设备内的第一电路，在第二模式中共享输入被用于与电子^:备内的其它电路通信。因而，在某些实施例中，测试模块#:配置 成以比使用测试设备时更快的时钟频率测试电路，同时也通过共享输入与 在测试才莫式中测试的电路通信。在某些实施例中，测试模块可被编程为产生可期望用于测试各种存储 器体系结构的各种测试模式。例如，测试模块产生的数据可以被配置成在被测试的存储器中形成实心(solid )、国际象棋棋盘式(checkerboard) 或条紋(striped )模式。可选地，所产生的测试数据是响应于所产生的地 址的。在某些实施例中，测试模块包*令调度器部件，其被配置成以预 定间隔向被测试的存储器设备传送指令(例如命令)。本专利技术的各个实施例包含一种系统，包括 一或多个输入部件，被配 置成以第一时钟频率从自动测试设备接收信号，所述自动测试设备被配置 成测试集成电路；地址产生部件，被配置成响应从自动测试设备接收的信 号产生地址； 一或多个数据产生部件，被配置成响应从自动测试设^^接收 的信号产生测试数据，所述测试数据要被传送到地址产生部件产生的地 址；和一或多个输出部件，被配置成以第二时钟频率向集成电路内的所述 产生的地址传送所述产生的测试数据，所述集成电路能与所述一或多个输 出部件分离，所述第二时钟频率高于所述第一时钟频率。本专利技术的各个实施例包含一种方法，包括将自动测试设备附连到测 试模块；将要测试的集成电路附连到测试模块；为所述集成电路的测试而 配置所述测试模块；以第一时钟频率在测试模块从自动测试设^^接收测试 信号；响应从自动测试设备接收的测试信号在测试模块内产生测试地址； 响应从自动测试设备接收的测试信号在测试模块内产生测试数据；和以第 二时钟频率向集成电路内的所述产生的测试地址发送所述产生的测试数 据，所述第二时钟频率高于所述第一时钟频率。本专利技术的各个实施例包含一种系统，包括用于在自动测试设备和要 测试的集成电漆t间连接测试模块的装置；用于为所述集成电路的测试而 配置测试模块的装置；用于以第一时钟频率在测试模块从自动测试i殳备接 收测试信号的装置；用于响应从自动测试i殳4^接收的测试信号在测试模块 内产生测试地址的装置;用于响应从自动测试设备接收的测试信号在测试 才莫块内产生测试数据的装置；用于以第二时钟频率向集成电路内的所述产生的测试地址发送所述产生的测试数据的装置，所述第二时钟频率高于所述第一时钟频率；用于以第二时钟频率从集成电M收信号的装置，接收 的信号响应于发送到所述集成电路的测试数据；和用于响应从集成电# 收的信号而向自动测试设备发送来自测试模块的通信的装置。本专利技术的各个实施例包含一种系统，包括 一或多个数据接收部件， 被配置成以第一时钟频率从被测集成电#收数据；数据压缩部件，被配 置成压缩从集成电漆接收的数据以产生压缩数据；至少一个输入，被配置 用于接收由所述数据压缩部件使用的期望数据或复用模式；和一或多个数 据输出部件，被配置成以第二时钟频率向自动测试设备传送所述压缩数 据。本专利技术的各个实施例包含一种系统，包括 一或多个数据接收部件， 被配置成从被测集成电#收数据；数据压缩部件，i皮配置成压缩从所述 集成电漆接收的数据以产生压缩数据，所述压缩响应于所述数据被接收来 自的集成电路内的地址；至少一个输入，被配置用于接收由所述数据压缩 部件使用的期望数据或复用才莫式；和一或多个数据输出部件，净皮配置成向 自动测试i殳备传送所述压缩数据。本专利技术的各个实施例包含一种方法，包括将要测试的集成电路附连 到测试4莫块；从所述集成电M收数据；响应期望数据压缩接收的数据， 以产生压缩数据；和向自动测试设备提供压缩数据。附图说明为了更完整地理解本专利技术和进一步特性和优点，现在参考下列结合附 图所进行的描述，其中图lU于本专利技术各个实施例的测试系统的模块图；图2M于本专利技术各个实施例的测试模块的模块图；图3A和3B基于本专利技术一个实施例说明了测试模式命令；图4根据本专利技术各个实施例说明了地址产生器的进一步细节；图5根据本专利技术各个实施例说明了用于向集成电路写入数据和从集 成电路读取数据的数据路径的进一步细节；图6的模块图根据本专利技术各个实施例说明了数据写入寄存器的进一 步细节；图7A和7B包含根据本专利技术各个实施例说明使用图6图解的系统进 行的数据扩充的若干例子的表格；图8A-8H根据本专利技术各个实施例说明了可以从测试模块传送到集成 电路的各种测试数据模式；图9根据本专利技术各个实施例说明了被配置成调度命令到集成电路的 传送的命令驱动器的实施例；图10包含根据本专利技术各个实施例说明基于时钟周期的命令调度的表格；图11根据本专利技术各个实施例说明了包含至少一个测试模块和被配置 成接纳集成电路的至少 一个底座的测试安^L;图12根据本专利技术各个实施例说明了包含多个测试安装板的测试阵列；图13根据本专利技术各个实施例说明了使用测试模块测试集成电路的方法；图14根据本专利技术各个实施例说明了产生测试数据的方法；图15根据本专利技术各个实施例说明了处理从集成电路接收的测试结果 的方法；图16根据本专利技术各个实施例说明了处理从集成电i^r收的测试结果的可选方法；图17根据本专利技术各个实施例说明了产生地址数据的方法；图18根据本专利技术各个实施例说明了命令调度的方法；图19根据本专利技术各个实施例说明了配置用于测试多个集成电路的测 试阵列的方法；图20说明了测试模块被配置成测试本文档来自技高网...

【技术保护点】
一种系统，包括：一或多个输入部件，被配置成以第一时钟频率从自动测试设备接收信号，所述自动测试设备被配置成测试集成电路；地址产生部件，被配置成响应从自动测试设备接收的信号产生地址；一或多个数据产生部件，被配置成响应从自 动测试设备接收的信号产生测试数据，所述测试数据要被传送到地址产生部件所产生的地址；和一或多个输出部件，被配置成以第二时钟频率向集成电路内的所述产生的地址传送所述产生的测试数据，所述集成电路能与所述一或多个输出部件分离，所述第二时钟频 率高于所述第一时钟频率。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：亚德里恩翁，
申请(专利权)人：英沛科技公司，
类型：发明
国别省市：US[美国]