一种鳍型半导体器件及其制造方法技术

本发明专利技术提供了一种鳍型半导体器件及其制造方法。制造方法包括：提供衬底；对衬底进行第一次刻蚀，以形成凸起于衬底的鳍型沟道；在鳍型沟道的两侧和顶部形成氧化物材质的保护层；对衬底进行第二次刻蚀，使凸起于衬底的鳍型沟道向下延伸，以构成未被保护层遮挡的底部鳍型沟道；对底部鳍型沟道进行氧化，并保留被保护层阻挡的顶部鳍型沟道；以及去除保护层和氧化后的底部鳍型沟道，以使顶部鳍型沟道悬空于衬底。本发明专利技术的一方面所提供的制造方法工艺流程简单，制造成本可控。本发明专利技术的另一方面所提供的鳍型半导体器件具有悬空于底部衬底的鳍型沟道以及覆盖悬空鳍型沟道的全包围栅极，从而有效地改进了鳍型场效应晶体管的器件性能。

【技术实现步骤摘要】
一种鳍型半导体器件及其制造方法
本专利技术涉及半导体器件及制造领域，尤其涉及一种鳍型半导体器件及其制造方法。
技术介绍
自从早年德州仪器的JackKilby博士专利技术了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多专利技术和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。随着集成电路的发展，器件尺寸越来越小，集成度越来越高。随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅、双栅、多栅等新工艺的应用。目前鳍型场效应管(FinFET)在小尺寸领域被广泛使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(shortchanneleffect)的特殊性能，正是半导体业界所追求的。由于器件沟道被栅极包围，所以短沟道效应的影响被消除，有效抑制了器件的漏电及穿通问题。由于全包围栅极悬空于底部衬底，因此全包围栅极器件的制造工艺较为复杂。有鉴于此，亟需要一种鳍型半导体器件的制造方法，能够通过简单的工艺流程形成悬空的鳍型沟道，从而能够形成悬空于底部衬底的全包围栅极。能够在改进器件性能的同时，降低工艺复杂度，控制制造成本。
技术实现思路
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。为了能够通过简单的工艺流程形成悬空的鳍型沟道，从而能够形成悬空于底部衬底的全包围栅极，本专利技术的一方面提供了一种鳍型半导体器件的制造方法，具体包括：提供衬底；对上述衬底进行第一次刻蚀，以形成凸起于上述衬底的鳍型沟道；在上述鳍型沟道的两侧和顶部形成氧化物材质的保护层；对上述衬底进行第二次刻蚀，使凸起于上述衬底的鳍型沟道向下延伸，以构成未被上述保护层遮挡的底部鳍型沟道；对上述底部鳍型沟道进行氧化，并保留被上述保护层阻挡的顶部鳍型沟道；以及去除上述保护层和氧化后的底部鳍型沟道，以使上述顶部鳍型沟道悬空于上述衬底。在上述制造方法的一实施例中，可选的，对上述衬底进行第二次刻蚀进一步包括：对上述衬底进行干法垂直刻蚀，使上述鳍型沟道向下延伸以构成上述底部鳍型沟道；以及对上述底部鳍型沟道进行干法横向刻蚀，以缩减上述底部鳍型沟道的横向尺寸。在上述制造方法的一实施例中，可选的，对上述衬底进行第一次刻蚀进一步包括：在上述衬底的上表面形成氮化物材质的阻挡层；以及对上述阻挡层和上述衬底进行刻蚀，以形成上述凸起于上述衬底的鳍型沟道，并保留上述鳍型沟道上方的阻挡层；形成上述保护层进一步包括：在上述鳍型沟道的两侧和上述鳍型沟道上方的阻挡层的顶部形成上述保护层。在上述制造方法的一实施例中，可选的，对上述衬底进行第一次刻蚀还包括：在上述衬底的上表面形成第一氧化物介电层，上述阻挡层形成在上述第一氧化层介电层的上表面；以及一并对上述第一氧化物介电层进行刻蚀，并保留上述鳍型沟道上方的第一氧化物介电层；去除上述保护层和氧化后的底部鳍型沟道还包括：一并去除上述第一氧化物介电层。在上述制造方法的一实施例中，可选的，去除上述保护层和氧化后的底部鳍型沟道进一步包括：沉积覆盖上述衬底和鳍型沟道顶部的保护层的第二氧化物介电层；以上述阻挡层为停止层对上述第二氧化物介电层的上表面进行平坦化处理；去除平坦化处理后所暴露的上述阻挡层；以及去除上述第二氧化物介电层、上述保护层和上述氧化后的底部鳍型沟道。在上述制造方法的一实施例中，可选的，形成上述保护层进一步包括：形成覆盖上述衬底和上述鳍型沟道的第三氧化物介电层；以及对衬底上表面的第三氧化物介电层进行刻蚀，以保留上述鳍型沟道两侧和顶部的第三氧化物介电层为上述保护层。在上述制造方法的一实施例中，可选的，上述制造方法还包括：依次形成包覆上述顶部鳍型沟道的栅极介电层和栅极层，以形成全包围栅极结构。在上述制造方法的一实施例中，可选的，上述栅极介电层为高介电常数材料；和/或上述栅极层为金属栅极材料。在上述制造方法的一实施例中，可选的，上述衬底为单晶硅。本专利技术的另一方面还提供了一种鳍型半导体器件，包括衬底和位于衬底上高于上述衬底表面的鳍型结构，上述鳍型结构包括鳍型源端、鳍型漏端以及连接上述鳍型源端和上述鳍型漏端的鳍型沟道，其中，上述鳍型沟道为悬空于上述衬底上方的悬空沟道；上述悬空沟道的四周形成有全包围栅极结构；以及上述悬空沟道通过如上任意一种实施例所描述的制造方法形成。根据本专利技术的一方面所提供的鳍型半导体器件的制造方法能够通过简单地工艺形成悬空于底部衬底的鳍型沟道，从而能够便于在后续的工艺中形成全包围栅极，有助于改进鳍型场效应晶体管的性能。并且，本专利技术所提供的制造方法工艺流程简单，没有额外增加制造成本。根据本专利技术的另一方面所提供的鳍型半导体器件，具有悬空于底部衬底的鳍型沟道以及覆盖悬空的鳍型沟道的全包围栅极，从而能够有效地抑制短沟道效应，有效地解决漏电和穿通等问题，从而具有较为优异的器件性能。附图说明在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本专利技术的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。图1示出了本专利技术的一方面所提供的鳍型半导体器件的制造方法的流程图。图2-图12示出了根据本专利技术的一方面所提供的制造方法在制造鳍型半导体器件过程中的结构示意图。图13示出了本专利技术的另一方面所提供的鳍型半导体器件的结构示意图。100衬底200鳍型沟道210底部鳍型沟道220顶部鳍型沟道300氧化物310保护层312第三氧化物介电层320第一氧化物介电层330第二氧化物介电层400阻挡层500栅极介电层600栅极层700鳍型源端800鳍型漏端具体实施方式以下结合附图和具体实施例对本专利技术作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本专利技术的保护范围进本文档来自技高网...

【技术保护点】
1.一种鳍型半导体器件的制造方法，其特征在于，包括：/n提供衬底；/n对所述衬底进行第一次刻蚀，以形成凸起于所述衬底的鳍型沟道；/n在所述鳍型沟道的两侧和顶部形成氧化物材质的保护层；/n对所述衬底进行第二次刻蚀，使凸起于所述衬底的鳍型沟道向下延伸，以构成未被所述保护层遮挡的底部鳍型沟道；/n对所述底部鳍型沟道进行氧化，并保留被所述保护层阻挡的顶部鳍型沟道；以及/n去除所述保护层和氧化后的底部鳍型沟道，以使所述顶部鳍型沟道悬空于所述衬底。/n

【技术特征摘要】
1.一种鳍型半导体器件的制造方法，其特征在于，包括：
提供衬底；
对所述衬底进行第一次刻蚀，以形成凸起于所述衬底的鳍型沟道；
在所述鳍型沟道的两侧和顶部形成氧化物材质的保护层；
对所述衬底进行第二次刻蚀，使凸起于所述衬底的鳍型沟道向下延伸，以构成未被所述保护层遮挡的底部鳍型沟道；
对所述底部鳍型沟道进行氧化，并保留被所述保护层阻挡的顶部鳍型沟道；以及
去除所述保护层和氧化后的底部鳍型沟道，以使所述顶部鳍型沟道悬空于所述衬底。


2.如权利要求1所述的制造方法，其特征在于，对所述衬底进行第二次刻蚀进一步包括：
对所述衬底进行干法垂直刻蚀，使所述鳍型沟道向下延伸以构成所述底部鳍型沟道；以及
对所述底部鳍型沟道进行干法横向刻蚀，以缩减所述底部鳍型沟道的横向尺寸。


3.如权利要求1所述的制造方法，其特征在于，对所述衬底进行第一次刻蚀进一步包括：
在所述衬底的上表面形成氮化物材质的阻挡层；以及
对所述阻挡层和所述衬底进行刻蚀，以形成所述凸起于所述衬底的鳍型沟道，并保留所述鳍型沟道上方的阻挡层；
形成所述保护层进一步包括：
在所述鳍型沟道的两侧和所述鳍型沟道上方的阻挡层的顶部形成所述保护层。


4.如权利要求3所述的制造方法，其特征在于，对所述衬底进行第一次刻蚀还包括：
在所述衬底的上表面形成第一氧化物介电层，所述阻挡层形成在所述第一氧化层介电层的上表面；以及
一并对所述第一氧化物介电层进行刻蚀，并保留所述鳍型沟道上方的第一氧化物介电层；
去除所述保护层和氧化后的底部鳍型沟道还...

【专利技术属性】
技术研发人员：黄秋铭，谭俊，颜强，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31