一种鳍型半导体器件及其制造方法技术

本发明专利技术提供了一种鳍型半导体器件及其制造方法。制造方法包括：提供衬底；对衬底进行第一次刻蚀，以形成凸起于衬底的鳍型沟道；在鳍型沟道的两侧和顶部形成氧化物材质的保护层；对衬底进行第二次刻蚀，使凸起于衬底的鳍型沟道向下延伸，以构成未被保护层遮挡的底部鳍型沟道；对底部鳍型沟道进行氧化，并保留被保护层阻挡的顶部鳍型沟道；以及去除保护层和氧化后的底部鳍型沟道，以使顶部鳍型沟道悬空于衬底。本发明专利技术的一方面所提供的制造方法工艺流程简单，制造成本可控。本发明专利技术的另一方面所提供的鳍型半导体器件具有悬空于底部衬底的鳍型沟道以及覆盖悬空鳍型沟道的全包围栅极，从而有效地改进了鳍型场效应晶体管的器件性能。

【技术实现步骤摘要】
一种鳍型半导体器件及其制造方法
本专利技术涉及半导体器件及制造领域，尤其涉及一种鳍型半导体器件及其制造方法。
技术介绍
自从早年德州仪器的JackKilby博士专利技术了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多专利技术和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。随着集成电路的发展，器件尺寸越来越小，集成度越来越高。随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅、双栅、多栅等新工艺的应用。目前鳍型场效应管(FinFET)在小尺寸领域被广泛本文档来自技高网...

【技术保护点】
1.一种鳍型半导体器件的制造方法，其特征在于，包括：/n提供衬底；/n对所述衬底进行第一次刻蚀，以形成凸起于所述衬底的鳍型沟道；/n在所述鳍型沟道的两侧和顶部形成氧化物材质的保护层；/n对所述衬底进行第二次刻蚀，使凸起于所述衬底的鳍型沟道向下延伸，以构成未被所述保护层遮挡的底部鳍型沟道；/n对所述底部鳍型沟道进行氧化，并保留被所述保护层阻挡的顶部鳍型沟道；以及/n去除所述保护层和氧化后的底部鳍型沟道，以使所述顶部鳍型沟道悬空于所述衬底。/n

【技术特征摘要】
1.一种鳍型半导体器件的制造方法，其特征在于，包括：
提供衬底；
对所述衬底进行第一次刻蚀，以形成凸起于所述衬底的鳍型沟道；
在所述鳍型沟道的两侧和顶部形成氧化物材质的保护层；
对所述衬底进行第二次刻蚀，使凸起于所述衬底的鳍型沟道向下延伸，以构成未被所述保护层遮挡的底部鳍型沟道；
对所述底部鳍型沟道进行氧化，并保留被所述保护层阻挡的顶部鳍型沟道；以及
去除所述保护层和氧化后的底部鳍型沟道，以使所述顶部鳍型沟道悬空于所述衬底。


2.如权利要求1所述的制造方法，其特征在于，对所述衬底进行第二次刻蚀进一步包括：
对所述衬底进行干法垂直刻蚀，使所述鳍型沟道向下延伸以构成所述底部鳍型沟道；以及
对所述底部鳍型沟道进行干法横向刻蚀，以缩减所述底部鳍型沟道的横向尺寸。


3.如权利要求1所述的制造方法，其特征在于，对所述衬底进行第一次刻蚀进一步包括：
在所述衬底的上表面形成氮化物材质的阻挡层；以及
对所述阻挡层和所述衬底进行刻蚀，以形成所述凸起于所述衬底的鳍型沟道，并保留所述鳍型沟道上方的阻挡层；
形成所述保护层进一步包括：
在所述鳍型沟道的两侧和所述鳍型沟道上方的阻挡层的顶部形成所述保护层。


4.如权利要求3所述的制造方法，其特征在于，对所述衬底进行第一次刻蚀还包括：
在所述衬底的上表面形成第一氧化物介电层，所述阻挡层形成在所述第一氧化层介电层的上表面；以及
一并对所述第一氧化物介电层进行刻蚀，并保留所述鳍型沟道上方的第一氧化物介电层；
去除所述保护层和氧化后的底部鳍型沟道还...

【专利技术属性】
技术研发人员：黄秋铭，谭俊，颜强，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31