一种场效应管的形成方法和场效应管技术

本发明专利技术公开了一种场效应管的形成方法，包括提供半导体衬底，在半导体衬底上形成鳍部、栅极、源极和漏极，并在衬底上形成浅沟槽隔离层；在浅沟槽隔离层上沉积厚度均匀的牺牲材料层；刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层；去除源极、栅极、漏极周侧的牺牲材料层；刻蚀源极与栅极之间的鳍部，以及刻蚀漏极和栅极之间的鳍部，至低于浅沟槽隔离层顶部所在的位置，或与浅沟槽隔离层的顶部平齐的位置。本发明专利技术提供的场效应管的形成方法操作简单、便捷，可以有效地增大分别刻蚀栅极与源极和漏极之间的鳍部后形成的沟槽，因此可以增大设置该在沟槽内的外延层的体积，进而减小短沟道效应。本发明专利技术还提供了一种由该方法形成的性能更稳定的场效应管。

【技术实现步骤摘要】
一种场效应管的形成方法和场效应管
本专利技术涉及半导体制造工艺设计领域，特别涉及一种场效应管的形成方法和根据该方法形成的场效应管。
技术介绍
为了跟上摩根定律的脚步，集成电路器件的尺寸正在不断减小，以达到高器件密度、高性能、低成本的要求。比如二极管、三极管等，在器件尺寸减小的同时，器件源极和漏极的距离也在缩短。由此导致栅极对沟道的控制能力变差，容易产生短沟道效应。为了抑制短沟道效应，立体场效应管逐渐占领舞台，例如鳍式场效应管(FinFET)。与平面型场效应管相比，FinFET的栅极对沟道的控制能力更强，能够较好的抑制短沟道效应。但是，现有技术中，对于短沟道效应的改善，仍无法满足场效应管在集成时的需求。随着技术不断发展，立体场效应管的体积逐渐缩小，现在已经能够达到10nm以下的制程节点，则要求FinFET的栅极线最小可以达到30-80nm以下。但是，目前使用的主流光刻方式，例如深紫外光刻(DeepUltravioletLithography，DUV)等，均不能对尺寸如此小的器件进行刻蚀，也不能形成30nm以下的栅极线。现在已经有例如自对准双重成像技术(Self-alignedDoublePatterning，SADP)等新技术可以利用作为立体场效应管的加工方式。具体来说，SADP就是在一次光刻完成后，相继使用非光刻工艺步骤实现对光刻图形的空间倍频。最后，使用另外一次光刻和刻蚀把多余的图形去掉。但是，采用SADP进行立体场效应管加工的过程，流程较为复杂，成品率底。另外，现有技术中，场效应管上会形成有两种类型的掩膜：栅掩膜(GM)和阱掩膜(GT)。栅掩膜用在栅极线的关键尺寸较小的场效应管上；阱掩膜用在栅极线的关键尺寸较大的场效应管上。由此，需要分别在不同场合调整工艺步骤，来对关键尺寸不同的场效应管进行刻蚀，更进一步导致了加工流程复杂的问题。
技术实现思路
本专利技术的目的在于解决现有技术中的FinFET性能不佳的问题。本专利技术提供了一种场效应管的形成方法，操作简单、便捷，并且优品率高。更进一步，能够有效地增大刻蚀源极与栅极之间的鳍部，以及刻蚀漏极与栅极之间的鳍部后形成的沟槽，因此可以增大设置该在沟槽内的外延层的体积，从而通过外延层的体积增大，可以减小源极与漏极之间的电阻，减小短沟道效应，提高FinFET的性能。为解决上述技术问题，本专利技术的实施方式公开了一种场效应管的形成方法，包括提供半导体衬底，在半导体衬底上形成鳍部、栅极、源极和漏极，并在衬底上形成浅沟槽隔离层；在浅沟槽隔离层上沉积厚度均匀的牺牲材料层；刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层；去除源极、栅极、漏极周侧的牺牲材料层；刻蚀源极与栅极之间的鳍部，以及刻蚀漏极和栅极之间的鳍部，至鳍部的顶部低于浅沟槽隔离层顶部所在的位置，或鳍部的顶部与浅沟槽隔离层的顶部平齐的位置。采用上述技术方案，可以使FinFET的制作过程更加简单、便捷，并且优品率高。更进一步，能够还可以有效地增大刻蚀源极与栅极之间的鳍部，以及刻蚀漏极与栅极之间的鳍部后形成的沟槽，因此可以增大设置该在沟槽内的外延层的体积，从而通过外延层的体积增大，可以减小源极与漏极之间的电阻，进而减小短沟道效应，有效地提高了FinFET的性能。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种场效应管的形成方法，在鳍部和浅沟槽隔离层上设置硬掩膜层；在刻蚀源极与栅极之间的鳍部，以及刻蚀漏极和栅极之间的鳍部之前，还包括刻蚀硬掩膜层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种场效应管的形成方法，硬掩膜层为栅掩膜或阱掩膜。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种场效应管的形成方法，当硬掩膜层为阱掩膜时，在刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层的同时，还包括：刻蚀源极与栅极之间的鳍部顶部的牺牲材料层，以及刻蚀漏极和栅极之间的鳍部的顶部的牺牲材料层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种场效应管的形成方法，在去除源极、栅极、漏极周侧的所述牺牲材料层之前，还包括刻蚀源极与栅极之间的鳍部、以及刻蚀漏极和栅极之间的鳍部至高于浅沟槽隔离层顶部所在的位置。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种场效应管的形成方法，L>S/2，其中，L为沉积在栅掩膜上的牺牲材料层的厚度，S为源极到漏极之间的距离。采用上述技术方案，可以使栅掩膜上的牺牲材料层完全覆盖场效应管。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种场效应管的形成方法，在刻蚀源极与栅极之间的鳍部、以及刻蚀漏极和栅极之间的鳍部，至低于浅沟槽隔离层顶部所在的位置，或与浅沟槽隔离层的顶部平齐的位置之后，还包括：在刻蚀鳍部形成的沟槽内形成源漏外延层。采用上述技术方案，可以进一步增大栅极到源极、漏极之间的距离、减小源极与漏极之间的电阻，进一步抑制短沟道效应；进一步地，可以增强FinFET的性能。本专利技术还公开了一种基于上述制备方法中任意一项制备得到的场效应管。采用上述技术方案得到的场效应管，由于减小了短沟道效应，性能更佳。本专利技术的实施方式还公开了一种场效应管的形成方法，包括提供半导体衬底，在半导体衬底内部形成源极、漏极和栅极，并在衬底上形成氧化隔离层；在氧化隔离层上形成硬掩膜层，在硬掩膜层上沉积牺牲材料层；刻蚀牺牲材料层；刻蚀硬掩膜层和氧化隔离层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种场效应管的形成方法，形成源极和漏极的方法包括，LDD离子注入法和源漏注入法。采用上述技术方案，可以精确地控制源极和漏极的形成，并且在一定程度上也可以抑制短沟道效应。采用上述技术方案，可以使FinFET的制作过程更加简单、便捷；进一步地，可以将本方法应用于平面型场效应管。附图说明图1是本专利技术实施例提供的场效应管的形成方法流程图；图2示出本专利技术实施例提供的场效应管的立体结构示意图；图3a至图3e示出本专利技术实施例提供的形成场效应管的工艺流程示意图；图4a至图4f示出本专利技术实施例提供的形成场效应管的另一工艺流程的示意图；图5是本专利技术另一实施例提供的场效应管的形成方法流程图；图6示出本专利技术实施例提供的另一场效应管的立体结构示意图。附图标记：1.衬底；11.鳍部；12.栅极；13.源极；14.漏极；2.浅沟槽隔离层；3.牺牲材料层；4.薄膜层；5.硬掩膜层；51.栅掩膜；52.阱掩膜；6.外延层；7.氧化隔离层。具体实施方式以下由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。虽然本专利技术的描述将结合较佳实施例一起介绍，但这并不代表此专利技术的特征仅限于该实施方式。恰恰相反，结合实施方式作专利技术介绍的目的是为了覆盖基于本专利技术的权利要求而有可能延伸出的其它选择或改造。为了提供对本专利技术的深度了解，以下描述中将包含许多具体的细节。本专利技术也可以本文档来自技高网...

【技术保护点】
1.一种场效应管的形成方法，包括：/n提供半导体衬底，在所述半导体衬底上形成鳍部、栅极、源极和漏极，并在所述衬底上形成浅沟槽隔离层；/n在所述浅沟槽隔离层上沉积厚度均匀的牺牲材料层；/n刻蚀去除覆盖所述栅极、所述源极和所述漏极顶部的所述牺牲材料层；/n去除所述源极、所述栅极、所述漏极周侧的所述牺牲材料层；/n刻蚀所述源极与所述栅极之间的鳍部、以及刻蚀所述漏极和所述栅极之间的鳍部，至低于所述浅沟槽隔离层顶部所在的位置，或与所述浅沟槽隔离层的顶部平齐的位置。/n

【技术特征摘要】
1.一种场效应管的形成方法，包括：
提供半导体衬底，在所述半导体衬底上形成鳍部、栅极、源极和漏极，并在所述衬底上形成浅沟槽隔离层；
在所述浅沟槽隔离层上沉积厚度均匀的牺牲材料层；
刻蚀去除覆盖所述栅极、所述源极和所述漏极顶部的所述牺牲材料层；
去除所述源极、所述栅极、所述漏极周侧的所述牺牲材料层；
刻蚀所述源极与所述栅极之间的鳍部、以及刻蚀所述漏极和所述栅极之间的鳍部，至低于所述浅沟槽隔离层顶部所在的位置，或与所述浅沟槽隔离层的顶部平齐的位置。


2.根据权利要求1所述的场效应管的形成方法，其特征在于，在所述鳍部和所述浅沟槽隔离层上设置硬掩膜层；
在所述刻蚀所述源极与所述栅极之间的鳍部、以及所述漏极和所述栅极之间的鳍部之前，还包括刻蚀所述硬掩膜层。


3.根据权利要求2所述的场效应管的形成方法，其特征在于，所述硬掩膜层为栅掩膜或阱掩膜。


4.根据权利要求3所述的场效应管的形成方法，其特征在于，当所述硬掩膜层为阱掩膜时，在所述刻蚀去除覆盖所述栅极、所述源极和所述漏极顶部的所述牺牲材料层的同时，还包括：刻蚀所述源极与所述栅极之间的所述鳍部的顶部的所述牺牲材料层，以及刻蚀所述漏极和所述栅极之间的所述鳍部的顶部的所述牺牲材料层。


5.根据权利要求4所述的场效应管的形成方法，其特征在于，...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31