一种半导体结构及其制备方法技术

本发明专利技术提出了一种半导体结构及其制备方法，在衬底层之上的缓冲层进行过渡金属和杂质共掺杂使半导体器件实现泄露电流的降低、提升夹断特性、避免器件电流崩塌，此外通过控制缓冲层中过渡金属和杂质的浓度范围来保证器件在动态特性时漏电流的平衡。

【技术实现步骤摘要】
一种半导体结构及其制备方法
本专利技术涉及微电子
，具体涉及一种半导体结构及其制备方法。专利技术背景高电子迁移率晶体管(HEMT，HighElectronMobilityTransistor)是一种异质结场效应晶体管，以AlGaN/GaNHEMT结构为例，AlGaN的禁带宽度比GaN的大，它们形成异质结时，在AlGaN和GaN界面处形成二维电子气(2DEG)，因此HEMT又被称为2DEG场效应晶体管。对于GaN类的HEMT来说，将铁等过渡金属或其它杂质向位于2DEG下部的区域掺杂可以改善夹断特性或提高截止电压，但是由杂质构成的电荷陷阱捕获的电子妨碍2DEG的形成，特别容易产生电流崩塌。虽然降低杂质掺杂浓度有利于抑制电流崩塌，但是调控不准缓冲层的厚度依然不能够消除电流崩塌。
技术实现思路
有鉴于此，急需提出一种半导体结构及其制备方法，可以在抑制泄漏电流、提升器件夹断特性的同时避免电流崩塌，使得应用该半导体结构的器件在动态特性时漏电流保持平衡。本专利技术一实施例提供了一种半导体结构，其特征在于，包括：衬底；设于所述衬底上的缓冲层，所述缓冲层从衬底向上依次包括第一缓冲层、第二缓冲层；其中所述第一缓冲层、第二缓冲层共掺杂过渡金属和杂质；其中所述第一缓冲层中过渡金属的浓度为1×1016cm-3～1×1020cm-3，杂质的掺杂浓度大于3×1015cm-3且小于过渡金属的掺杂浓度；其中所述的第二缓冲层中过渡金属的浓度逐渐下降，距离第二缓冲层的上表面大于等于100nm处，过渡金属的浓度下降至背景浓度的0.5～2倍，所述第二缓冲层的上表面为第二缓冲层远离衬底的一面；其中所述第二缓冲层中杂质的掺杂浓度不大于过渡金属的掺杂浓度；其中所述的第一缓冲层的厚度为不大于5μm，所述的第二缓冲层的厚度不小于0.2μm。进一步的，所述的半导体结构包括成核层，设于衬底与缓冲层之间，所述的成核层至少为AlN，GaN，AlGaN中的一种。本专利技术一实施例提供一种制备半导体结构的方法，包括：准备一衬底；在衬底上制备缓冲层，其中所述的缓冲层从衬底向上依次包括第一缓冲层、第二缓冲层；其中所述第一缓冲层、第二缓冲层共掺杂过渡金属和杂质；其中所述第一缓冲层中过渡金属的浓度为1×1016cm-3～1×1020cm-3，杂质的掺杂浓度大于3×1015cm-3且小于过渡金属的掺杂浓度；其中所述的第二缓冲层中过渡金属的浓度逐渐下降，距离第二缓冲层的上表面大于等于100nm处，过渡金属的浓度下降至背景浓度的0.5～2倍，所述第二缓冲层的上表面为第二缓冲层远离衬底的一面；其中所述第二缓冲层中杂质的掺杂浓度不大于过渡金属的掺杂浓度；其中所述的第一缓冲层的厚度为不大于5μm，所述的第二缓冲层的厚度不小于0.2μm。在本专利技术一实施例中，所述制备半导体结构的方法还包括在衬底与缓冲层之间设置成核层，所述成核层至少为AlN，GaN，AlGaN中的一种。进一步的，所述的制备方法可以是通过原子层沉积(ALD,Atomiclayerdeposition)、或化学气相沉积(CVD，ChemicalVaporDeposition)、或分子束外延生长(MBE，MolecularBeamEpitaxy)、或等离子体增强化学气相沉积法(PECVD，PlasmaEnhancedChemicalVaporDeposition)、或低压化学蒸发沉积(LPCVD，LowPressureChemicalVaporDeposition)，或金属有机化合物化学气相沉积(MOCVD，Metal-OrganicChemicalVaporDeposition)、或其组合方式制得。本专利技术在第一缓冲层中掺杂过渡金属可以使第一缓冲层形成深受主能级成为电子陷阱，俘获自由电子，有效避免自由电子向衬底方向的扩散；在距离第二缓冲层的上表面大于等于100nm处，过渡金属的浓度下降至背景浓度的0.5～2倍，所述距离第二缓冲层上表面大于等于100nm处的过渡金属浓度不能太低，否则会HEMT器件的击穿电压较小；也不能太高，避免过渡金属的拖尾效应，防止电流崩塌；此外在缓冲层中共掺杂杂质，使得杂质作为受主杂质，补偿背景电子，减小半导体结构中背景浓度；使得应用该半导体结构的器件实现泄露电流的降低、夹断特性的提升。附图简要说明图1为本专利技术涉及的半导体结构示意图。图2为本专利技术另一实施例涉及的半导体结构。图3为本专利技术半导体结构应用于HEMT器件的示意图。图4a-4b为本专利技术半导体结构中过渡金属浓度和杂质浓度相对于深度变化的掺杂方式。具体实施方式以下将结合附图所示的具体实施方式对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例和/或结构之间具有任何关联性。本专利技术提供了一种半导体结构的制备方法，包括：提供一衬底1；在衬底上设置缓冲层3，其中所述的缓冲层3从衬底向上依次包括第一缓冲层31和第二缓冲层32；其中所述第一缓冲层31的厚度不大于5μm，所述第二缓冲层32的厚度不小于0.2μm；所述衬底1可以是半导体材料、陶瓷材料、高分子材料，例如蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅(SOI)、氮化镓、氮化铝。进一步的，所述制备半导体结构的方法还包括：在衬底1与缓冲层3之间设置成核层2，如图2所示，所述成核层2可以是AlN，GaN，AlGaN。所述衬底1、成核层2的材料均可根据实际应用的需要而调整，对此本专利技术不做任何限定。本实施例中，所述第一缓冲层31、第二缓冲层32共掺杂过渡金属和杂质；其中所述第一缓冲层31中过渡金属的掺杂浓度为1×1016cm-3～1×1020cm-3；杂质的掺杂浓度大于3×1015cm-3，并且小于过渡金属的掺杂浓度；本实施例中，所述第二缓冲层32中过渡金属的浓度朝着远离衬底的方向逐渐下降，距离第二缓冲层32的上表面大于等于100nm处，过渡金属的浓度下降至背景浓度的0.5～2倍，所述第二缓冲层32的上表面为第二缓冲层32远离衬底1的一面；其中所述的过渡金属为Ti、Cr、Mn、Fe、Co、Ni、Cu、Zn、Mo、Ag、Cd中的至少一种，优选为Fe，所述的杂质为C。需要说明的是，在制备半导体结构的过程中，即使不对缓冲层以及其它外延层进行故意掺杂，所形成的半导体结构中依然存在着C、O、Fe等污染物，这些由制备环境所造成的污染物的浓度即被称为背景浓度；本实施例中，所述C、O、Fe的背景浓度都小于1×1016cm-3。进一步的，所述第二缓冲层32中杂质的掺杂浓度不大于过渡金属的掺杂浓度。该专利技术还提供了一种半导体结构，如图1所示本文档来自技高网...

【技术保护点】
1.一种半导体结构的制备方法，包括：/n准备一衬底；/n在衬底上制备缓冲层，其中所述的缓冲层从衬底向上依次包括第一缓冲层、第二缓冲层；/n其中所述第一缓冲层、第二缓冲层共掺杂过渡金属和杂质；/n其中所述第一缓冲层中过渡金属的浓度为1×10

【技术特征摘要】
1.一种半导体结构的制备方法，包括：
准备一衬底；
在衬底上制备缓冲层，其中所述的缓冲层从衬底向上依次包括第一缓冲层、第二缓冲层；
其中所述第一缓冲层、第二缓冲层共掺杂过渡金属和杂质；
其中所述第一缓冲层中过渡金属的浓度为1×1016cm-3～1×1020cm-3，杂质的掺杂浓度大于3×1015cm-3且小于过渡金属的掺杂浓度；
其中所述的第二缓冲层中过渡金属的浓度逐渐下降，距离第二缓冲层的上表面大于等于100nm处，过渡金属的浓度下降至背景浓度的0.5～2倍，所述第二缓冲层的上表面为第二缓冲层远离衬底的一面；
其中所述第二缓冲层中杂质的掺杂浓度不大于过渡金属的掺杂浓度。


2.根据权利要求1所述半导体结构的制备方法，其特征在于：所述的第一缓冲层的厚度为不大于5μm。


3.根据权利要求1所述半导体结构的制备方法，其特征在于：所述的第二缓冲层的厚度不小于0.2μm。


4.根据权利要求1所述半导体结构的制备方法，其特征在于：所述的过渡金属为Ti、Cr、Mn、Fe、Co、Ni、Cu、Zn、Mo、Ag、Cd中的至少一种。


5.根据权利要求1所述半导体结构的制备方法，其特征在于：所述杂质为C。


6.根据权利要求1所述半导体结构的制备方法，其特征在于：所...

【专利技术属性】
技术研发人员：程凯，刘凯，
申请(专利权)人：苏州晶湛半导体有限公司，
类型：发明
国别省市：江苏;32