【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体结构及其制备方法。
技术介绍
1、氮化镓(gan)是第三代宽禁带半导体的代表，正受到人们的广泛关注，其优越的性能主要表现在：具有高电子迁移率、高的二维电子气(2deg)浓度。另外，氮化镓(gan)材料化学性质稳定、耐高温、抗腐蚀，在高频、大功率、抗辐射应用领域具有先天优势。
2、平面型器件中，电流是在异质结结构形成的量子阱内沿平面流动的。器件在反向偏置条件下，电场的分布通常是不均匀的，一般而言会在栅极边缘或漏极边缘处产生严重的电场集中，且该处的电场会随着反向电压的增加快速增加，当达到临界击穿场强时，器件被击穿。
3、高的击穿电压意味着器件工作的电压范围更大，能够获得更高的功率密度，并且器件的可靠性更高。因此如何提高器件的击穿电压是电子器件研究人员重点关注的问题。
技术实现思路
1、本专利技术的目的在于提供一种半导体结构及其制备方法，以提高击穿电压。
2、根据本专利技术的第一方面，提供一种半导体结构，包括：
3、衬底结构；
4、形成于所述衬底结构上的外延结构，所述外延结构包括背离所述衬底结构的方向上依次堆叠的至少一组异质结结构；
5、每一组所述异质结结构包括沟道层和势垒层；
6、所述外延结构包括栅极区域；
7、每一组所述异质结结构的所述势垒层对应于所述栅极区域的部分被去除形成悬空区；
8、栅极，位于所述栅极区域上，并填充所述悬空区，且环绕
9、源极和漏极，所述源极和所述漏极分别设于所述栅极的两侧。
10、进一步地，所述悬空区在平行于所述衬底结构的方向上贯穿所述势垒层；或者所述悬空区在平行于所述衬底结构的方向上部分贯穿所述势垒层。
11、进一步地，所述悬空区靠近所述沟道层的一侧位于所述势垒层、所述势垒层和所述沟道层的界面处或者所述沟道层。
12、进一步地，所述沟道层和所述势垒层的材料为ⅲ族氮化物材料，且所述沟道层和所述势垒层远离所述衬底结构一侧的表面为n面极性。
13、进一步地，形成于所述衬底结构上的所述外延结构的数量为多个，相互平行且间隔分布。
14、进一步地，多个所述外延结构对应的多个栅极电连接在一起或相互分离；和/或
15、多个所述外延结构对应的多个源极电连接在一起或相互分离；和/或
16、多个所述外延结构对应的多个漏极电连接在一起或相互分离。
17、进一步地，所述衬底结构为绝缘体上硅、硅、蓝宝石或碳化硅中任意一种。
18、进一步地，所述衬底结构包括基底以及形成于所述基底上的介质层，所述外延结构键合于所述介质层上。
19、进一步地，所述沟道层和/或所述势垒层包含n型掺杂层或p型掺杂层。
20、进一步地，所述源极和所述漏极设于所述外延结构的顶部；
21、或所述源极和所述漏极呈拱形结构，包覆所述外延结构的顶部和侧面。
22、进一步地，还包括n型重掺杂层，所述n型重掺杂层位于所述外延结构的两侧，所述n型重掺杂层包覆所述外延结构的顶部和侧面，其中，所述源极和/或所述漏极通过所述n型重掺杂层与所述外延结构电连接。
23、进一步地，所述被包覆的沟道层和所述栅极之间具有栅极绝缘层。
24、进一步地，还包括保护层，所述保护层覆盖所述外延结构。
25、进一步地，所述异质结结构为纳米线或纳米片结构。
26、根据本专利技术的第一方面，提供一种半导体结构的制备方法，包括：
27、提供衬底结构；
28、在所述衬底结构上形成外延结构，所述外延结构包括背离所述衬底结构的方向上依次堆叠的至少一组异质结结构，每一组所述异质结结构包括沟道层和势垒层；
29、所述外延结构包括栅极区域，在所述势垒层对应于所述栅极区域的部分形成悬空区；
30、所述栅极区域上形成栅极，所述栅极填充所述悬空区，且环绕所述沟道层；
31、在所述栅极的两侧形成源极和漏极。
32、进一步地，所述在所述衬底结构上形成外延结构包括：
33、在一生长基底上形成外延结构；
34、将所述外延结构键合于所述衬底结构，并去除所述生长基底。
35、进一步地，还包括图案化步骤：在对所述外延结构图案化，形成多个间隔分布的外延结构；其中图案化步骤可以发生在所述将所述外延结构键合于所述衬底结构之前或者之后。
36、进一步地，所述在所述势垒层对应于所述栅极区域的部分形成悬空区包括：
37、形成覆盖所述外延结构的保护层；
38、去除位于栅极区域的所述势垒层侧壁上的所述保护层；
39、以所述保护层为掩模对所述栅极区域进行刻蚀，以形成悬空区。
40、进一步地，所述源极和所述漏极设于所述外延结构的顶部；
41、或所述源极和所述漏极呈拱形结构，包覆所述外延结构的顶部和侧面。
42、进一步地，所述悬空区在平行于所述衬底结构的方向上贯穿所述势垒层；或者所述悬空区在平行于所述衬底结构的方向上部分贯穿所述势垒层。
43、有益效果1：本专利技术的半导体结构及其制备方法，栅极通过异质结结构中势垒层设置的悬空区对异质结结构的栅极区域进行全方位环绕，因为势垒层被贯穿形成悬空区，因此半导体结构在零栅偏压下，可以被有效关断，形成增强型器件；另一方面，因为悬空区的存在，可以制备全方位环绕的栅极，极大程度上提高了栅极对异质结结构中载流子的控制能力，因而可以大幅提高半导体结构的击穿电压且降低漏电问题，并可提高半导体结构的效率和线性度。
44、有益效果2：本专利技术的外延结构为多个，相互平行且间隔分布，多个包含异质结结构的外延结构连接在源漏之间，提升击穿电压，改善动态特性。多个外延结构增加了栅控面积，提升栅极控制能力，提升载流子密度的同时还能保持半导体迁移率的稳定，降低面电阻，大大改善了器件的频率特性。
45、有益效果3：本专利技术中水平贯穿势垒层的悬空区的靠近沟道层的一侧可以停止于界面处，或者进一步过刻蚀停止在沟道层中，半导体结构源极和漏极之间的电子通道中断，因此开关器件在零栅偏压下，可以被有效关断。
46、有益效果4：本专利技术的半导体结构中，对于势垒层可以包括n型掺杂层或p型掺杂层，降低半导体结构的导通电阻，改善表面特性；沟道层可以包含n型掺杂层或p型掺杂层，用于调节半导体结构的能带结构，避免载流子积累，调节栅极下方沟道层内的电子浓度。
47、有益效果5：本专利技术的半导体结构制备方法采用先在生长基板上形成外延结构，后经转移，键合在基底上，基板上具有辅助电路系统，此做法降低工艺流程，减低器件体积，节省成本。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述悬空区(3)在平行于所述衬底结构(1)的方向上贯穿所述势垒层(202)；或者所述悬空区(3)在平行于所述衬底结构(1)的方向上部分贯穿所述势垒层(202)。
3.根据权利要求1所述的半导体结构，其特征在于，所述悬空区(3)靠近所述沟道层(201)的一侧位于所述势垒层(202)、所述势垒层(202)和所述沟道层(201)的界面处或者所述沟道层(201)。
4.根据权利要求1所述的半导体结构，其特征在于，所述沟道层(201)和所述势垒层(202)的材料为Ⅲ族氮化物材料，且所述沟道层(201)和所述势垒层(202)远离所述衬底结构(1)一侧的表面为N面极性。
5.根据权利要求1所述的半导体结构，其特征在于，形成于所述衬底结构(1)上的所述外延结构(100)的数量为多个，相互平行且间隔分布。
6.根据权利要求5所述的半导体结构，其特征在于，多个所述外延结构(100)对应的多个栅极(4)电连接在一起或相互分离；和/或
7.根据权
8.根据权利要求1所述的半导体结构，其特征在于，所述衬底结构(1)包括基底以及形成于所述基底上的介质层，所述外延结构(100)键合于所述介质层上。
9.根据权利要求1所述的半导体结构，其特征在于，所述沟道层(201)和/或所述势垒层(202)包含N型掺杂层或P型掺杂层。
10.根据权利要求1所述的半导体结构，其特征在于，所述源极(5)和所述漏极(6)设于所述外延结构(100)的顶部；
11.根据权利要求1所述的半导体结构，其特征在于，还包括N型重掺杂层(7)，所述N型重掺杂层(7)位于所述外延结构(100)的两侧，所述N型重掺杂层(7)包覆所述外延结构(100)的顶部和侧面，其中，所述源极(5)和/或所述漏极(6)通过所述N型重掺杂层(7)与所述外延结构(100)电连接。
12.根据权利要求1所述的半导体结构，其特征在于，所述被包覆的沟道层(201)和所述栅极(4)之间具有栅极绝缘层(8)。
13.根据权利要求1所述的半导体结构，其特征在于，还包括保护层(9)，所述保护层(9)覆盖所述外延结构(100)。
14.根据权利要求1所述的半导体结构，其特征在于，所述异质结结构(2)为纳米线或纳米片结构。
15.一种半导体结构的制备方法，其特征在于，包括：
16.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述在所述衬底结构(1)上形成外延结构(100)包括：
17.根据权利要求16所述的半导体结构的制备方法，其特征在于，还包括图案化步骤：在对所述外延结构(100)图案化，形成多个间隔分布的外延结构(100)；其中图案化步骤发生在所述将所述外延结构(100)键合于所述衬底结构(1)之前或者之后。
18.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述在所述势垒层(202)对应于所述栅极区域的部分形成悬空区(3)包括：
19.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述源极(5)和所述漏极(6)设于所述外延结构(100)的顶部；
20.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述悬空区(3)在平行于所述衬底结构(1)的方向上贯穿所述势垒层(202)；或者所述悬空区(3)在平行于所述衬底结构(1)的方向上部分贯穿所述势垒层(202)。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述悬空区(3)在平行于所述衬底结构(1)的方向上贯穿所述势垒层(202)；或者所述悬空区(3)在平行于所述衬底结构(1)的方向上部分贯穿所述势垒层(202)。
3.根据权利要求1所述的半导体结构，其特征在于，所述悬空区(3)靠近所述沟道层(201)的一侧位于所述势垒层(202)、所述势垒层(202)和所述沟道层(201)的界面处或者所述沟道层(201)。
4.根据权利要求1所述的半导体结构，其特征在于，所述沟道层(201)和所述势垒层(202)的材料为ⅲ族氮化物材料，且所述沟道层(201)和所述势垒层(202)远离所述衬底结构(1)一侧的表面为n面极性。
5.根据权利要求1所述的半导体结构，其特征在于，形成于所述衬底结构(1)上的所述外延结构(100)的数量为多个，相互平行且间隔分布。
6.根据权利要求5所述的半导体结构，其特征在于，多个所述外延结构(100)对应的多个栅极(4)电连接在一起或相互分离；和/或
7.根据权利要求1所述的半导体结构，其特征在于，所述衬底结构(1)为绝缘体上硅、硅、蓝宝石或碳化硅中任意一种。
8.根据权利要求1所述的半导体结构，其特征在于，所述衬底结构(1)包括基底以及形成于所述基底上的介质层，所述外延结构(100)键合于所述介质层上。
9.根据权利要求1所述的半导体结构，其特征在于，所述沟道层(201)和/或所述势垒层(202)包含n型掺杂层或p型掺杂层。
10.根据权利要求1所述的半导体结构，其特征在于，所述源极(5)和所述漏极(6)设于所述外延结构(100)的顶部；
11.根据权利要求1所述的半导体结构，其特征在于，...
【专利技术属性】
技术研发人员：程凯，
申请(专利权)人：苏州晶湛半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。