一种半导体器件制造技术

本实用新型专利技术涉及一种半导体器件。包括：衬底，所述衬底上形成有存储单元阵列区，所述存储单元阵列区形成有间隔排布的字线沟槽；字线导电结构，字线导电结构包括字线接触部的字线导电结构和字线接触部之外的字线导电结构；其中，字线接触部的字线导电结构的厚度大于字线接触部之外的字线导电结构的厚度。通过形成字线接触部的字线导电结构的厚度大于字线接触部之外的字线导电结构的厚度的字线导电结构，降低了字线接触结构中字线接触孔的开窗位置深度，减少了形成接触孔工艺制程中的工艺时间，降低了接触孔工艺制程中对接触孔开窗深度较浅的接触孔的侧壁的过度侵蚀，避免了接触孔异常引起的器件短路异常。

【技术实现步骤摘要】
一种半导体器件
本技术涉及半导体
，特别是涉及一种半导体器件。
技术介绍
动态随机存储器在制作接触窗结构时，由于不同的接触窗结构对应的接触孔深度不同，使用同一工艺制程制备不同接触窗结构的接触孔就会出现制程工艺开窗深度不足的问题，例如有源区接触孔已经停在有源区表面时，位置较深的字线接触孔停留在字线导电结构上方还未完成开窗，继续刻蚀字线接触孔则会导致有源区接触孔蚀刻到有源区内部，同时接触孔的侧壁也会出现扩孔的问题，容易引起器件的特征尺寸变大或侧壁刻蚀引起的器件短路异常。
技术实现思路
基于此，有必要针对上述问题，提供一种新的半导体器件。一种半导体器件的制作方法,包括：获取衬底，所述衬底包括存储单元阵列区；在所述存储单元阵列区形成间隔排布的字线沟槽；在所述字线沟槽内填充字线导电材料，形成字线导电薄膜；在所述衬底表面形成光刻胶，所述光刻胶覆盖字线接触部的字线导电薄膜且露出字线接触部之外的字线导电薄膜；以所述光刻胶为阻挡层，将未被所述光刻胶覆盖的字线导电薄膜蚀刻至目标高度后得到字线导电结构，使得所述字线接触部的字线导电结构的厚度大于未被所述光刻胶覆盖的字线导电结构的厚度；去除所述光刻胶。在其中一个实施例中，所述字线接触部位于所述字线导电结构的末端。在其中一个实施例中，所述字线接触部的字线导电结构的厚度与未被所述光刻胶覆盖的字线导电结构的厚度的比值大于等于1.5且小于等于4.0。在其中一个实施例中，所述去除所述光刻胶后，还包括：在所述衬底表面形成第一绝缘介质层；图形化所述第一绝缘介质层，在所述字线接触部上形成字线接触孔。在其中一个实施例中，所述衬底还包括周边电路区，所述周边电路区包括晶体管有源区，所述有源区表面形成有第二绝缘介质层，图形化所述第二绝缘介质层，在所述有源区的源极区/漏极区上形成有源区接触孔。在其中一个实施例中，所述有源区接触孔与所述字线接触孔之间的高度差大于等于0且小于有源区接触孔高度的百分之二十。在其中一个实施例中，所述字线接触孔和所述有源区接触孔是通过同一工艺制程形成的。在其中一个实施例中，所述第一绝缘介质层和所述第二绝缘介质层是通过同一工艺制程形成的。在其中一个实施例中，所述半导体器件为动态随机存储器。上述制作方法，包括：获取衬底，所述衬底包括存储单元阵列区；在所述存储单元阵列区形成间隔排布的字线沟槽；在所述字线沟槽内填充字线导电材料，形成字线导电薄膜；在所述衬底表面形成光刻胶，所述光刻胶覆盖字线接触部的字线导电薄膜且露出字线接触部之外的字线导电薄膜；以所述光刻胶为阻挡层，将未被所述光刻胶覆盖的字线导电薄膜蚀刻至目标深度后得到字线导电结构，使得所述字线接触部的字线导电结构的厚度大于未被所述光刻胶覆盖的字线导电结构的厚度。本申请通过在衬底表面形成光刻胶，所述光刻胶覆盖字线接触部的字线导电薄膜且露出字线接触部之外的字线导电薄膜，在以光刻胶为阻挡层将未被所述光刻胶覆盖的字线导电薄膜蚀刻至目标高度，使得形成的字线导电结构中字线接触部的字线导电结构的厚度大于未被所述光刻胶覆盖的字线导电结构的厚度，与字线导电结构中字线接触部的字线导电结构的厚度等于未被所述光刻胶覆盖的字线导电结构的厚度相比，降低了字线接触部中字线接触孔的开窗位置深度，减少了形成接触孔工艺制程中的工艺时间，降低了接触孔工艺制程中对接触孔开窗深度较浅的接触孔的侧壁的过度侵蚀，避免了接触孔异常引起的器件短路异常。一种半导体器件，包括：衬底，所述衬底上形成有存储单元阵列区，所述存储单元阵列区形成有间隔排布的字线沟槽；字线导电结构，所述字线导电结构包括字线接触部的字线导电结构和字线接触部之外的字线导电结构；其中，所述字线接触部的字线导电结构的厚度大于所述字线接触部之外的字线导电结构的厚度。在其中一个实施例中，所述字线接触部位于所述字线导电结构的末端。在其中一个实施例中，所述字线接触部的字线导电结构的厚度与字线接触部之外的字线导电结构的厚度的比值大于等于1.5且小于等于4.0。在其中一个实施例中，所述器件还包括：周边电路区，所述周边电路区包括晶体管有源区，所述有源区具有源极区/漏极区；绝缘介质层，所述绝缘介质层位于所述字线导电结构和所述有源区表面；字线接触结构，所述字线接触结构位于所述字线接触部上且与所述字线接触部接触；有源区接触结构，所述有源区接触结构位于所述晶体管有源区上且与所述晶体管有源区的源极区/漏极区接触。在其中一个实施例中，所述器件还包括：字线接触孔，所述字线接触孔形成于所述字线接触部上且字线接触孔的底部与所述字线接触部上表面接触；有源区接触孔，所述有源区接触孔形成于所述晶体管有源区上且所述有源区接触孔的底部与所述晶体管有源区的源极区/漏极区的上表面接触。在其中一个实施例中，所述有源区接触孔与所述字线接触孔之间的高度差大于等于0且小于有源区接触孔高度的百分之二十。在其中一个实施例中，所述有源区接触结构与所述字线接触结构之间的高度差大于等于0且小于有源区接触结构高度的百分之二十。在其中一个实施例中，所述有源区接触结构与所述字线接触结构是同时形成的。在其中一个实施例中，所述器件还包括绝缘层，所述绝缘层位于所述字线沟槽中，所述绝缘层的上表面与所述字线导电结构的下表面接触。在其中一个实施例中，所述器件还包括第一金属层，所述第一金属层位于所述字线沟槽中，所述第一金属的上表面与所述字线导电结构的下表面接触。在其中一个实施例中，所述半导体器件为动态随机存储器。上述半导体器件，包括衬底，所述衬底上形成有存储单元阵列区，所述存储单元阵列区形成有间隔排布的字线沟槽；字线导电结构，字线导电结构包括字线接触部的字线导电结构和字线接触部之外的字线导电结构；其中，字线接触部的字线导电结构的厚度大于字线接触部之外的字线导电结构的厚度。本申请的器件衬底表面形成有字线接触部的字线导电结构的厚度大于字线接触部之外的字线导电结构的厚度的字线导电结构，与字线导电结构中字线接触部的字线导电结构的厚度等于字线接触部之外的字线导电结构的厚度的器件相比，降低了字线接触孔的开窗位置深度，减少了形成接触孔工艺制程中的工艺时间，降低了接触孔工艺制程中对接触孔开窗深度较浅的接触孔的侧壁的过度侵蚀，避免了接触孔异常引起的器件短路异常。附图说明图1为一实施例中半导体器件制作方法的流程图；图2a为一实施例中形成字线接触孔的流程图；图2b为一实施例中形成有源区接触孔的流程图；图3a为一实施例中半导体器件的剖视图；图3b为一实施例中形成字线导电薄膜后半导体器件的剖视图；图3c为一实施例中形成绝缘介质层后半导体器件的剖视图；图4a为一实施例中形成字线导电薄膜后字线接触部在字线导电薄膜垂直方向的剖视图；图4b为一实施例中形成光刻胶后图4本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件包括：/n衬底，所述衬底上形成有存储单元阵列区，所述存储单元阵列区形成有间隔排布的字线沟槽；/n字线导电结构，所述字线导电结构包括字线接触部的字线导电结构和字线接触部之外的字线导电结构；/n其中，字线接触部的字线导电结构的厚度大于所述字线接触部之外的字线导电结构的厚度。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：
衬底，所述衬底上形成有存储单元阵列区，所述存储单元阵列区形成有间隔排布的字线沟槽；
字线导电结构，所述字线导电结构包括字线接触部的字线导电结构和字线接触部之外的字线导电结构；
其中，字线接触部的字线导电结构的厚度大于所述字线接触部之外的字线导电结构的厚度。


2.根据权利要求1所述的器件，其特征在于，所述字线接触部位于所述字线导电结构的末端。


3.根据权利要求1所述的器件，其特征在于，所述字线接触部的字线导电结构的厚度与所述字线接触部之外的字线导电结构的厚度的比值大于等于1.5且小于等于4.0。


4.根据权利要求1所述的器件，其特征在于，所述器件还包括：
周边电路区，所述周边电路区包括晶体管有源区，所述有源区具有源极区/漏极区；
绝缘介质层，所述绝缘介质层位于所述字线导电结构和所述有源区表面；
字线接触结构，所述字线接触结构形成于所述字线接触部上且与所述字线接触部接触；
有源区接触结构，所述有源区接触结构形成于所述晶体管有源区上且与所述晶体管有源区的源极区/漏极区接触。


...

【专利技术属性】
技术研发人员：吴秉桓，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34