微控制器及其制作方法技术

本发明专利技术提供一种微控制器及其制作方法，所述微控制器包括逻辑控制基板以及设置在所述逻辑控制基板上的至少一个存储器裸芯和至少一个非存储器裸芯，所述逻辑控制基板包括半导体器件层以及互连介质层，所述半导体器件层中形成有中央处理器和至少一个逻辑控制器，所有的所述存储器裸芯以并排或堆叠的方式设置在所述互连介质层上，且至少一个所述存储器裸芯通过所述互连介质层中相应的电互连结构电连接所述中央处理器；所有的所述非存储器裸芯以并排或堆叠的方式设置在所述互连介质层上，并通过所述互连介质层中相应的电互连结构电连接对应的所述逻辑控制器。本发明专利技术可减少在集成电路器件制造工艺阶段所需的版图以及一些不必要的虚拟结构，能降低成本。

【技术实现步骤摘要】
微控制器及其制作方法
本专利技术涉及集成电路制造
，尤其涉及一种微控制器及其制作方法。
技术介绍
微控制器(MicrocontrollerUnit，MCU)，又称单片微型计算机(SingleChipMicrocomputer)或者单片机，是把中央处理器(CentralProcessUnit，CPU，也可以称作logiccore)的频率与规格做适当缩减，并将存储器(Memory，也可以称为内存)、计数器(Timer)、输入/输出(I/O)模块、各种接口(例如Debug接口、USB接口)和其他的控制算法模块等基础模块以及MEMS传感器或RF通讯模块等扩展的功能模块都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。现有技术中制作MCU的一种方式是采用SIP(SystemInaPackage系统级封装)方式，具体地，将包括中央处理器裸芯、存储器裸芯等多种功能裸芯以及一些无源器件，以并排的方式装配到一基板上，并通过注塑工艺将这些裸芯和无源器件塑封起来，以实现一个MCU的完整功能，即在目前的SIP布局中，请参考图本文档来自技高网...

【技术保护点】
1.一种微控制器，其特征在于，包括：/n逻辑控制基板，所述逻辑控制基板包括半导体器件层以及形成在所述半导体器件层上的互连介质层，所述半导体器件层中形成有中央处理器和至少一个逻辑控制器，所述互连介质层中形成有分别将所述中央处理器和所述逻辑控制器向外引出的电互连结构；/n至少一个存储器裸芯以及至少一个具有非存储功能的非存储器裸芯，所有的所述存储器裸芯以并排的方式或堆叠的方式设置在所述互连介质层上，且至少一个所述存储器裸芯连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器；所有的所述非存储器裸芯以并排的方式或堆叠的方式设置在所述互连介质层上，并电连接所述互连介质层中相应的电互连结构，以电连...

【技术特征摘要】
1.一种微控制器，其特征在于，包括：
逻辑控制基板，所述逻辑控制基板包括半导体器件层以及形成在所述半导体器件层上的互连介质层，所述半导体器件层中形成有中央处理器和至少一个逻辑控制器，所述互连介质层中形成有分别将所述中央处理器和所述逻辑控制器向外引出的电互连结构；
至少一个存储器裸芯以及至少一个具有非存储功能的非存储器裸芯，所有的所述存储器裸芯以并排的方式或堆叠的方式设置在所述互连介质层上，且至少一个所述存储器裸芯连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器；所有的所述非存储器裸芯以并排的方式或堆叠的方式设置在所述互连介质层上，并电连接所述互连介质层中相应的电互连结构，以电连接对应的所述逻辑控制器。


2.如权利要求1所述的微控制器，其特征在于，所述存储器裸芯至少包括一级存储器裸芯。


3.如权利要求2所述的微控制器，其特征在于，所述一级存储器裸芯通过焊垫电连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器；或者，
所述一级存储器裸芯通过再布线结构和焊垫电连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器。


4.如权利要求2所述的微控制器，其特征在于，所述一级存储器裸芯粘合在所述逻辑控制基板上；
所述一级存储器裸芯中具有第一插塞，所述一级存储器裸芯的上表面形成有第一再布线，与所述第一插塞电连接，所述第一插塞通过所述互连介质层中的电互连结构电连接所述中央处理器；
和/或，所述一级存储器裸芯的下表面或所述互连介质层上形成有第二再布线，所述第二布线与所述第一插塞电连接，并通过所述互连介质层中电互连结构电连接所述中央处理器。


5.如权利要求2所述的微控制器，其特征在于，所述一级存储器裸芯粘合在所述逻辑控制基板上；
所述逻辑控制基板中具有第二插塞，所述第二插塞与所述一级存储器裸芯、所述中央处理器电连接；
或者，所述逻辑控制基板中具有第二插塞,所述逻辑控制基板的上表面形成有第三再布线，与所述第二插塞电连接，所述第三再布线与所述一级存储器裸芯、所述中央处理器电连接；和/或，所述逻辑控制基板的下表面形成有第四再布线，与所述第二插塞电连接，所述第二插塞与所述一级存储器裸芯、所述中央处理器电连接。


6.如权利要求2所述的微控制器，其特征在于，所述一级存储器裸芯包括指令集存储器裸芯。


7.如权利要求2所述的微控制器，其特征在于，所述存储器裸芯还包括：一级以下的存储器裸芯。


8.如权利要求7所述的微控制器，其特征在于，所有的所述存储器裸芯并排分布在所述逻辑控制基板上。


9.如权利要求8所述的微控制器，其特征在于，所述一级以下的存储器裸芯电连接所述一级存储器裸芯，通过所述一级存储器裸芯间接电连接所述中央处理器；或，
所述一级以下的存储器裸芯电连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器或逻辑控制器。


10.如权利要求7所述的微控制器，其特征在于，所述一级以下的存储器裸芯堆叠在所述一级存储器裸芯上。


11.如权利要求10所述的微控制器，其特征在于，所述一级以下的存储器裸芯与所述一级存储器裸芯电连接，所述一级存储器裸芯与所述中央处理器电连接。


12.如权利要求6所述的微控制器，其特征在于，在所有的所述存储器裸芯中，所述指令集存储器裸芯焊接到所述互连介质层上且距离所述中央处理器最近，用于供所述中央处理器的指令的存取，且所述指令集存储器裸芯与所述中央处理器在所述互连介质层的上表面上的投影具有重叠区域，所述指令集存储器裸芯和所述中央处理器通过所述重叠区域的所述互连介质层中的电互连结构垂直电连接。


13.如权利要求2所述的微控制器，其特征在于，所述存储器裸芯为SRAM裸芯、DRAM裸芯、Flash裸芯、EEPROM裸芯、SD存储芯片裸芯或MMC存储芯片裸芯。


14.如权利要求9所述的微控制器，其特征在于，所述一级存储器裸芯和所述一级以下的存储器裸芯均粘合在所述逻辑控制基板上；
所述一级存储器裸芯中具有第一插塞，所述一级以下的存储器裸芯中具有第三插塞，所述一级存储器裸芯和所述的一级以下的存储器裸芯上表面形成有第一再布线，所述第一再布线与所述第一插塞和所述第三插塞电连接，所述第一插塞通过所述互连介质层中的电互连结构电连接所述中央处理器，所述第三插塞通过所述互连介质层的电互连结构电连接所述中央处理器或逻辑控制器或通过所述第一再布线和第一插塞电连接所述一级存储器裸芯；
和/或，所述一级存储器裸芯的下表面和所述一级以下的存储器裸芯的下表面上形成有第二再布线，或所述互连介质层上形成有第二再布线，所述第二再布线与所述第一插塞和所述第三插塞电连接，所述一级存储器裸芯通过所述第二再布线电连接所述互连介质层中电互连结构，以电连接所述中央处理器，所述一级以下的存储器裸芯通过所述第二再布线电连接所述互连介质层中电互连结构，以电连接所述中央处理器或逻辑控制器，或者，所述一级以下的存储器裸芯通过所述第三插塞、所述第二再布线和所述第一插塞电连接所述一级存储器裸芯。


15.如权利要求9所述的微控制器，其特征在于，所述一级存储器裸芯和所述一级以下的存储器裸芯均粘合在所述逻辑控制基板上；
所述逻辑控制基板中具有第二插塞和第四插塞，所述第二插塞与所述一级存储器裸芯、所述中央处理器电连接，所述第四插塞与所述一级以下的存储器裸芯、所述中央处理器电连接或者与所述一级存储器裸芯、所述逻辑控制器电连接；
或者，所述逻辑控制基板中具有第二插塞和第四插塞,所述逻辑控制基板的上表面形成有第三再布线，与所述第二插塞和第四插塞电连接，所述一级存储器裸芯通过所述第三再布线、第二插塞以及互连介质层中的电互连结构与所述中央处理器电连接，所述一级以下的存储器裸芯通过所述第三再布线、第四插塞以及互连介质层中的电互连结构与所述中央处理器或逻辑控制器电连接，或者，所述一级存储器裸芯通过所述第三再布线、第四插塞以及第二插塞与所述一级存储器裸芯电连接；和/或，所述逻辑控制基板的下表面形成有第四再布线，与所述第二插塞和第四插塞电连接，所述一级存储器裸芯通过所述第二插塞和第四再布线与所述中央处理器电连接，所述一级以下的存储器裸芯通过所述第四插塞和第四再布线与所述中央处理器或逻辑控制器或所...

【专利技术属性】
技术研发人员：唐莹，袁骁霖，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江;33