半导体器件及其制造方法技术

一种半导体器件和制造该半导体器件的方法，该方法包括：在基板上形成器件隔离层，该器件隔离层限定多个有源区；以及形成与有源区交叉且被掩埋在基板中的多条栅极线。形成栅极线包括在基板上形成与有源区交叉的沟槽；在沟槽的侧壁和底表面上形成功函数控制层；在功函数控制层上形成导电层；在功函数控制层上和在导电层上顺序地形成阻挡层和源层，源层包括功函数控制元素；以及使功函数控制元素从源层扩散到功函数控制层的上部分中。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术构思总地涉及半导体器件以及制造该半导体器件的方法，更具体而言，涉及包括掩埋的栅极线的半导体器件及制造该半导体器件的方法。
技术介绍
半导体器件在电子产业中是重要的，因为半导体器件典型地具有小尺寸和多功能性，和/或制造成本低廉。半导体器件可以被分类为储存逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件、和具有存储元件和逻辑元件二者的混合式半导体器件中的任一种。鉴于对具有低功耗的高速电子产品的需求增加，嵌入在电子产品中的半导体器件通常被设计为具有高操作速度和/或低操作电压。结果，半导体器件变得更高度地集成，可靠性降低。然而，随着电子产业的发展，对高可靠性半导体器件的需求增加。因此，研究工作集中于提高半导体器件的可靠性。
技术实现思路
本专利技术构思的实施方式提供具有改善的电特性的半导体器件和制造该半导体器件的方法。本专利技术构思的一些实施方式提供一种制造半导体器件的方法，该方法降低了制造故障。本专利技术构思的实施方式提供一种制造半导体器件的方法，该方法包括：在基板上形成器件隔离层，该器件隔离层限定多个有源区；以及形成与有源区交叉且被掩埋在基板中的多条栅极线。形成所述多条栅极线当中的栅极线可以包括：在基板上形成与有源区交叉的沟槽；在沟槽的侧壁和底表面上形成功函数控制层；在功函数控制层上形成导电层；在功函数控制层上和在导电层上顺序地形成阻挡层和源层，源层包括功函数控制元素；以及使功函数控制元素从源层扩散到功函数控制层的上部分中。本专利技术构思的实施方式还提供一种半导体器件，该半导体器件包括：器件隔离层，限定基板的多个有源区；以及多条栅极线，与有源区交叉且被掩埋在基板中。所述多条栅极线当中的栅极线包括：功函数控制层，覆盖在基板中的沟槽的下部分的侧壁，沟槽与有源区交叉；以及导电层，在功函数控制层上且填充沟槽的所述下部分。功函数控制层可以包括：第一功函数控制部，围绕导电层的侧表面；以及第二功函数控制部，在第一功函数控制部上且覆盖导电层的侧表面的一部分和顶表面。本专利技术构思的实施方式还提供一种制造半导体器件的方法，该方法包括：在基板中的沟槽的底表面和侧表面上形成栅极电介质图案；在栅极电介质图案上形成栅极线，栅极线填充沟槽的下部分并且包括导电层和围绕导电层的侧表面的功函数控制层；在栅极电介质图案的暴露的内表面上和在栅极线上形成阻挡层；在阻挡层上形成源层，源层覆盖栅极线并且包括功函数控制元素；以及使功函数控制元素从源层扩散到功函数控制层的上部分，以使得功函数控制层的所述上部分的功函数低于功函数控制层的下部分的功函数。附图说明将参考附图详细描述本专利技术构思的实施方式。图1示出根据本专利技术构思的实施方式的半导体器件的平面图。图2A和图2B示出根据本专利技术构思的实施方式的分别沿图1的线I-I'和II-II'截取的半导体器件的剖视图。图3A和图3B示出根据本专利技术构思的其它实施方式的分别沿图1的线I-I'和II-II'截取的半导体器件的剖视图。图4A和图4B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。图5A和图5B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。图6A和图6B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。图7A和图7B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。图8A和图8B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。图9A和图9B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。图9C示出在图9A中的区域A的放大剖视图。图10A和图10B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。图11A和图11B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。图12A和图12B示出分别沿图1的线I-I'和II-II'截取的剖视图，显示了根据本专利技术构思的实施方式的制造半导体器件的方法。具体实施方式在下文将参考附图描述根据本专利技术构思的实施方式的半导体器件和制造方法。在这个描述中，相同的附图标记可以表示相同的部件。图1示出根据本专利技术构思的示例实施方式的半导体器件的平面图。图2A和图2B示出根据本专利技术构思的实施方式的分别沿图1的线I-I'和II-II'截取的半导体器件的剖视图。图3A和图3B示出根据本专利技术构思的其它实施方式的分别沿图1的线I-I'和II-II'截取的半导体器件的剖视图。参考图1、图2A和图2B，半导体器件包括基板100，基板100具有设置在其中以限定有源区105的器件隔离层110。基板100可以包括半导体基板。例如，基板100可以是硅(Si)基板、锗(Ge)基板或硅锗(SiGe)基板。有源区105可以每个都具有在第三方向S上排列的长轴的条形状，第三方向S与彼此垂直的第一方向X和第二方向Y交叉。第四方向Z垂直于第一方向X、第二方向Y和第三方向S。图2A示出半导体器件的在第三方向S和第四方向Z上的截面，图2B示出半导体器件的在第二方向Y和第四方向Z上的截面。当在平面图中看时，多条栅极线200提供在基板100中，与有源区105交叉。栅极线200可以是字线。栅极线200沿第二方向Y延伸，彼此平行布置且在第一方向X上彼此间隔开。栅极线200可以是形成在基板100中的掩埋栅极线。例如，栅极线200可以设置在基板100的沟槽120中，该沟槽120沿第二方向Y延伸且与有源区105交叉。栅极线200可以部分地填充沟槽120。栅极线200的顶表面可以在比基板100的顶表面低的水平。在本专利技术构思的实施方式中，栅极线200的下部分具有较高功函数，栅极线200的上部分具有较低功函数。这将在下文与栅极线200的构造一起被进一步详细描述。栅极线200可以包括功函数控制层220和导电层230。导电层230可以设置在沟槽120中。导电层230可以部分地间隙填充沟槽120。导电层230可以包括具有低电阻的材料。例如，导电层230可以包括诸如钨(W)、钛(Ti)或钽(Ta)的金属，或诸如钨氮化物(WN)的导电金属氮化物。导电层230可以降低栅极线200的电阻。功函数控制层220可以共形地覆盖基板100的沟槽120。例如，功函数控制层220可以覆盖沟槽120的侧壁和底表面。功函数控制层220可以插置在导电层230与沟槽120的内壁之间。例如，功函数控制层220可以使导电层230与沟槽120的内壁分离，因而，随着导电层230被设置在功函数控制层220的内表本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：/n在基板上形成器件隔离层，所述器件隔离层限定多个有源区；以及/n形成与所述有源区交叉且被掩埋在所述基板中的多条栅极线，/n其中形成所述多条栅极线当中的栅极线包括：/n在所述基板上形成沟槽，所述沟槽与所述有源区交叉，/n在所述沟槽的侧壁和底表面上形成功函数控制层，/n在所述功函数控制层上形成导电层，/n在所述功函数控制层上和在所述导电层上顺序地形成阻挡层和源层，所述源层包括功函数控制元素，以及/n使所述功函数控制元素从所述源层扩散到所述功函数控制层的上部分中。/n

【技术特征摘要】
20190103 KR 10-2019-00009121.一种制造半导体器件的方法，所述方法包括：
在基板上形成器件隔离层，所述器件隔离层限定多个有源区；以及
形成与所述有源区交叉且被掩埋在所述基板中的多条栅极线，
其中形成所述多条栅极线当中的栅极线包括：
在所述基板上形成沟槽，所述沟槽与所述有源区交叉，
在所述沟槽的侧壁和底表面上形成功函数控制层，
在所述功函数控制层上形成导电层，
在所述功函数控制层上和在所述导电层上顺序地形成阻挡层和源层，所述源层包括功函数控制元素，以及
使所述功函数控制元素从所述源层扩散到所述功函数控制层的上部分中。


2.根据权利要求1所述的方法，其中所述功函数控制层的包含所述扩散的功函数控制元素的所述上部分的功函数比所述功函数控制层的下部分的功函数低。


3.根据权利要求1所述的方法，其中所述功函数控制元素穿过所述阻挡层扩散到所述功函数控制层中。


4.根据权利要求3所述的方法，其中所述阻挡层包含所述功函数控制元素。


5.根据权利要求1所述的方法，还包括在形成所述功函数控制层之前，在所述沟槽的所述侧壁和所述底表面上形成栅极电介质图案。


6.根据权利要求5所述的方法，其中所述阻挡层设置在所述栅极电介质图案和所述源层之间。


7.根据权利要求6所述的方法，其中所述阻挡层从所述栅极电介质图案与所述源层之间延伸到所述源层与所述功函数控制层和所述导电层中每个之间。


8.根据权利要求1所述的方法，其中所述阻挡层的厚度大于所述功函数控制层的厚度。


9.根据权利要求1所述的方法，其中所述阻挡层包括钛氮化物(TiN)、钛铝(TiAl)、钛铝氮化物(TiAlN)、包含钛氮化物(TiN)的金属化合物、钽氮化物(TaN)、钽铝氮化物(TaAlN)、钽铝碳氮化物(TaAlCN)、或包含钽氮化物(TaN)的金属化合物。


10.根据权利要求1所述的方法，其中所述阻挡层包括与所述功函数控制层的材料相同的材料。


11.根据权利要求1所述的方法，还包括在形成所述阻挡层和所述源层之前，蚀刻所述功函数控制层和所述导电层，以及
其中在蚀刻所述功函数控制层和所述导电层之后，所述功函数控制层的顶表面与所述导电层的顶表面共面。


12.根据权利要求11所述的方法，其中所述阻挡层形成为接触所述功函数控制层的所述顶表面和所述导电层的所述顶表面。


13.根据权利要求1所述的方法，还包括在使所述功函数控制元素扩散之后，去除所述功函数控制层和所述导电层上的所述阻挡层和所述源层。


14.根据权利要求13所述的方法，其中去除所述阻挡层和所述源层包括去除所述阻挡层的一部分使得所述阻挡层的底部区段保留并与所述功函数控制层的顶表面和所述导电层的顶表...

【专利技术属性】
技术研发人员：李炫姃，文浚硕，禹东秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR