半导体结构制造技术

本公开提供一种半导体结构，包括一基底、一控制栅极结构、一熔丝栅极结构，以及一埋置位元线；该基底具有一第一表面、一第一掺杂区、一第二掺杂区，以及一凹处，该第一掺杂区设置在该第一表面下方，该第二掺杂区设置在该第一表面下方，该凹处凹入该基底并设置在该第一掺杂区与该第二掺杂区之间；该控制栅极结构设置在该第一掺杂区上方并电性连接一控制位元线；该熔丝栅极结构设置在该第二掺杂区上方并电性连接一熔丝位元线；该埋置字元线设置在该控制栅极结构与该熔丝栅极结构之间；其中该埋置字元线设置在该基底的该凹处内。

【技术实现步骤摘要】
半导体结构
本公开主张2018/12/27申请的美国临时申请案第62/785,359号及2019/10/29申请的美国正式申请案第16/667,104号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。本公开涉及一种半导体结构。特别涉及一种熔丝阵列结构，其具有配置在一基底中的一埋置字元线。
技术介绍
对于许多现代应用，半导体装置是不可或缺的。在半导体装置之中，如动态随机存取存储器(dynamicrandomaccessmemory，DRAM)装置的存储器装置，已被认为是一个重要角色。该存储器装置具有许多存储器胞(memorycells)，纵横地行列设置在基底(substrate)上，其中每一存储器胞的形成可由一电容器所存储，并可由一位元线(bitline)而可存取，而所述的位元线在基底上的一表面延伸。随着电子科技的进步，一熔丝阵列结构的容量持续地增加。换言之，提升设置在基底上的熔丝阵列结构的一密度。据此，难以维持于该熔丝阵列结构中的该等电子零件之间的隔离或绝缘。因此，有需要持续地改善半导体元件的结构上的架构。上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开的一实施例提供一种半导体结构。该半导体结构包括一基底，具有一第一表面、一第一掺杂区、一第二掺杂区以及一凹处，该第一掺杂区设置在该第一表面下方，该第二掺杂区设置在该第一表面下方，该凹处凹入该基底并未在该第一掺杂区与该第二掺杂区之间；一控制栅极结构，设置在该第一掺杂区上方并电性连接一控制位元线；一熔丝栅极结构，设置在该第二掺杂区上方并电性连接一熔丝位元线；以及一埋置字元线，设置在该控制栅极结构与该熔丝栅极结构之间；其中该埋置字元线设置在该基底的该凹处内。依据本公开的一些实施例，该埋置字元线设置在该基底的该第一表面下方，并远离该基底的该第一表面设置。依据本公开的一些实施例，该埋置字元线设置在该第一掺杂区与该第二掺杂区下方，并远离该第一掺杂区与该第二掺杂区设置。依据本公开的一些实施例，该凹处从该基底的该第一表面朝向该基底的一第二表面延伸，该第二表面相对该第一表面设置。依据本公开的一些实施例，该熔丝栅极结构具有一熔丝介电质，设置在该第二掺杂区上。依据本公开的一些实施例，当该埋置字元线与该熔丝位元线之间的一电压篇偏压大致地大于5V时，该熔丝介电质可断裂。依据本公开的一些实施例，该埋置字元线设置在该熔丝介电质下方，并远离该熔丝介电质设置。依据本公开的一些实施例，该熔丝介电质包含氧化物或金属氧化物。依据本公开的一些实施例，该第一掺杂区与该第二掺杂区为一相同导电类型。依据本公开的一些实施例，该埋置字元线具有一导体以及一隔离层，该隔离层设置在该凹处内并位在该基底与该导体之间。依据本公开的一些实施例，该隔离层与该凹处的一侧壁共形设置。依据本公开的一些实施例，该隔离层具有一第一部以及一第二部，该第一部设置在该导体与该基底之间，该第二部位在该导体下方，其中该第一部的一厚度大致地大于该第二部的一厚度。依据本公开的一些实施例，该隔离层具有一高介电常数的介电材料。依据本公开的一些实施例，该控制位元线与该熔丝位元线大致地正交于该埋置字元线。依据本公开的一些实施例，该控制位元线与该熔丝位元线大致地相互平行。本公开的另一实施例提供一种半导体装置。该半导体装置包括一基底，具有一第一表面、一第一掺杂区、一第二掺杂区、一第一凹处以及一第二凹处，该第一掺杂区设置在该第一表面下方，该第二掺杂区设置在该第一表面下方，该第一凹处凹入该基底并设置在该第一掺杂区与该第二掺杂区之间，该第二凹处凹入该基底并邻近该第二掺杂区设置；一第一栅极结构，设置在该第一掺杂区上方并电性连接一第一位元线；一第二栅极结构，设置在该基底的该第一表面上方并电性连接一第二位元线；以及一埋置字元线，设置在该第一凹处内并设置在该第一栅极结构与该第二栅极结构之间；其中该第二栅极结构至少部分地设置在该基底的该第二凹处内。依据本公开的一些实施例，该第二凹处的一深度大致地小于该第一凹处的一深度。依据本公开的一些实施例，该第二栅极结构具有一栅极介电质，设置在该基底的该第二凹处内。依据本公开的一些实施例，该栅极介电质依据该埋置字元线与该第二位元线之间的一电压偏压而可断裂。依据本公开的一些实施例，该埋置字元线与该第二位元线之间的该电压偏压大致地大于2V。上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的保护范围的标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离相关申请文件所界定的本公开的构思和范围。附图说明参阅实施方式与相关申请文件合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。图1为依据本公开一些实施例的一第一半导体结构的顶视示意图。图2为依据本公开一些实施例的该半导体结构沿图1的剖线A-A'的剖视示意图。图3为依据本公开一些实施例的一第二半导体结构的顶视示意图。图4为依据本公开一些实施例的该半导体结构沿图3的剖线B-B'的剖视示意图。图5为依据本公开一些实施例的一第三半导体结构的顶视示意图。图6为依据本公开一些实施例的该半导体结构沿图5的剖线C-C'的剖视示意图。附图标记说明：100第一半导体结构101基底101a第一表面101b第二表面101c主动区101d第一掺杂区101e第二掺杂区101f凹处102控制位元线103熔丝位元线104埋置字元线104a导体104b隔离层104b-1第一部104b-2第二部105控制栅极结构105a遮罩层105b金属层105c多晶硅层106熔丝栅极结构106a熔丝介电质106b遮罩层106c金属层106d多晶硅层200第二半导体结构201基底201a第一表面201b第二表面201d第一掺杂区201e第二掺杂区201f第一凹处201g第二凹处202控制位元线203熔丝位元线204埋置字元线205控制栅极结构210熔丝栅极结构210a遮罩层210b金属层210c间隙子300第三半导体结构301基底301本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：/n一基底，具有一第一表面、一第一掺杂区、一第二掺杂区以及一凹处，该第一掺杂区设置在该第一表面下方，该第二掺杂区设置在该第一表面下方，该凹处凹入该基底并未在该第一掺杂区与该第二掺杂区之间；/n一控制栅极结构，设置在该第一掺杂区上方并电性连接一控制位元线；/n一熔丝栅极结构，设置在该第二掺杂区上方并电性连接一熔丝位元线；以及/n一埋置字元线，设置在该控制栅极结构与该熔丝栅极结构之间；/n其中该埋置字元线设置在该基底的该凹处内。/n

【技术特征摘要】
20181227 US 62/785,359;20191029 US 16/667,1041.一种半导体结构，包括：
一基底，具有一第一表面、一第一掺杂区、一第二掺杂区以及一凹处，该第一掺杂区设置在该第一表面下方，该第二掺杂区设置在该第一表面下方，该凹处凹入该基底并未在该第一掺杂区与该第二掺杂区之间；
一控制栅极结构，设置在该第一掺杂区上方并电性连接一控制位元线；
一熔丝栅极结构，设置在该第二掺杂区上方并电性连接一熔丝位元线；以及
一埋置字元线，设置在该控制栅极结构与该熔丝栅极结构之间；
其中该埋置字元线设置在该基底的该凹处内。


2.如权利要求1所述的半导体结构，其中该埋置字元线设置在该基底的该第一表面下方，并远离该基底的该第一表面设置。


3.如权利要求1所述的半导体结构，其中该埋置字元线设置在该第一掺杂区与该第二掺杂区下方，并远离该第一掺杂区与该第二掺杂区设置。


4.如权利要求1所述的半导体结构，其中该凹处从该基底的该第一表面朝向该基底的一第二表面延伸，该第二表面相对该第一表面设置。


5.如权利要求1所述的半导体结构，其中该熔丝栅极结构具有一熔丝介电质，设置在该第二掺杂区上。


6.如权利要求5所述的半导体结构，其中当该埋置字元线与该熔丝位元线之间的一电压篇偏压大致地大于5V时，该熔丝介电质可断裂。


7.如权利要求5所述的半导体结构，其中该埋置字元线设置在该熔丝介电质下方，并远离该熔丝介电质设置。


8.如权利要求5所述的半导体结构，其中该熔丝介电质包含氧化物或金属氧化物。


9.如权利要求1所述的半导体结构，其中该第一掺杂区与该第二掺杂区为一相同导电类型。


10.如权利要求1所述的半导体结构，其中该埋置字元线具有一导体以及一隔离层，该隔离...

【专利技术属性】
技术研发人员：林瑄智，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71