半导体存储器件制造技术

本实用新型专利技术涉及一种半导体存储器件。半导体存储器件包括半导体基板、电容接触孔、第一导电结构、间隔结构、空气间隙和金属导线。电容接触孔包括上部和下部，且上部的孔径大于下部的孔径；第一导电结构位于电容接触孔内；间隔结构设置于上部的侧壁上，空气间隙设置于间隔结构背向电容接触孔的一侧。金属导线与电容接触孔一一对应且与第一导电结构电连接，并各覆盖上部的一侧的空气间隙和间隔结构的顶部。通过形成空气间隙，以降低相邻的电容接触孔金属导线之间、以及电容接触孔金属导线与位线金属之间的耦合效应，以及通过形成T型的电容接触孔降低其自身的深宽比，改善填充中心的中空现象，简化电容接触孔金属导线的制作工艺。

【技术实现步骤摘要】
半导体存储器件
本技术涉及半导体存储器件
，尤其涉及一种半导体存储器件。
技术介绍
随着存储器关键尺寸在不断的缩小，器件结构的集成度随之越来越高，在DRAM制造过程中，由于电容接触孔导线与金属位线之间的间距较小,为了防止位线与电容接触孔导线之间的漏电接触，通常会增加绝缘材质的厚度，位线与电容接触孔导线之间的绝缘材质通常选择氮化硅材料。但是，由于氮化硅的介电常数比较高，则会导致金属位线与电容接触孔导线之间有比较严重的耦合效应，影响信号的传输速度与强度。此外，在电容接触孔导线(多晶硅)填充的制造过程中，由于电容接触孔的深宽比较大，在电容接触孔导线的中心会出现空气间隙的现象。为了保证导线的导电性，常常需要进行回蚀刻，再进行二次填充，再进行回蚀刻，才能做金属导线的填充。可见，在电容接触孔填充过程中，需要经过填充-回蚀刻-再填充-再次回蚀刻-填充金属导线等多个过程，工艺过程较为复杂。
技术实现思路
本技术提供了一种半导体存储器件，以解决目前半导体存储器件的电容接触孔导线制作工艺复杂的问题，同时降低电容接触孔导线与位线金属之间、以及相邻的电容接触孔导线之间的耦合电容。本技术实施例提供了一种半导体存储器件，包括：半导体基板；电容接触孔，设置在所述半导体基板上，包括上部和下部，且所述上部的孔径大于所述下部的孔径；第一导电结构，位于所述电容接触孔内，填充所述电容接触孔，且与所述下部的高度相同；间隔结构，设置于所述上部的侧壁上；空气间隙，设置于所述间隔结构背向所述电容接触孔的一侧；以及金属导线，所述金属导线与所述电容接触孔一一对应且与填充所述下部的所述第一导电结构电连接，并各覆盖所述上部的一侧的所述空气间隙和所述间隔结构的顶部。在其中一个实施例中，所述半导体基板包括：半导体衬底；和位元线结构，设置在所述半导体衬底的表面，且延第一方向延伸，所述位元线结构包括位线导电层和位线绝缘层。在其中一个实施例中，所述半导体存储器件还包括密封层，所述密封层覆盖所述位元线结构、所述间隔结构、空气间隙和所述电容接触孔金属导线，并将所述空气间隙封口。在其中一个实施例中，所述密封层的制作材料与所述间隔结构的制作材料相同。在其中一个实施例中，采用氮化硅制作所述密封层和所述间隔结构。在其中一个实施例中，所述上部的孔径与所述下部的孔径之间的差值为3～10nm。在其中一个实施例中，所述间隔结构和与之相邻的所述空气间隙在所述第二方向上的总厚度为2～5nm。在其中一个实施例中，采用多晶硅制作所述第一导电结构，采用钨制作所述金属导线。在其中一个实施例中，所述半导体衬底为硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底。在其中一个实施例中，所述位线绝缘层的制作材料为氮化硅、氮氧化硅或氮碳化硅。综上，本技术提供了一种半导体存储器件。所述半导体存储器件包括：半导体基板、电容接触孔、第一导电结构、间隔结构、空气间隙和金属导线。所述电容接触孔设置在所述半导体基板上，包括上部和下部，且所述上部的孔径大于所述下部的孔径。所述第一导电结构位于所述电容接触孔内，填充所述电容接触孔，且与所述下部的高度相同。所述间隔结构设置于所述上部的侧壁上。所述空气间隙设置于所述间隔结构背向所述电容接触孔的一侧。所述金属导线与所述电容接触孔一一对应且与填充所述下部的所述第一导电结构电连接，并各覆盖所述上部的一侧的所述空气间隙和所述间隔结构的顶部。本技术中，在所述上部的侧壁上形成间隔结构和空气间隙，鉴于空气具有良好的绝缘性和较小的介电系数，因此通过形成空气间隙可以降低相邻的金属导线之间、以及金属导线与位线金属之间的介电系数，从而降低了相邻的金属导线之间、以及金属导线与位线导电层之间的耦合效应。同时，由于形成的电容接触孔为T型，从而降低了电容接触孔的深宽比，填充中心的中空现象得到改善，省去了二次回刻蚀和二次填充的过程，简化了第一导电结构的制作工艺。附图说明图1为本技术实施例提供的一种半导体存储器件的制作方法流程图；图2为本技术实施例提供的另一种半导体存储器件的制作方法流程图；图3为本技术实施例提供的形成T型位元线结构的方法流程示意图；图4为本技术实施例提供的形成间隙壁和间隔结构的方法流程示意图；图5为本技术实施例提供的形成金属导线的方法流程示意图；图6为本技术实施例提供的一种半导体存储器件的结构示意图。附图标号说明100半导体衬底200位元线结构210位线导电层220位线绝缘层300电容接触孔400第一导电结构500间隙壁600间隔结构700金属导线700a金属材料层AG间隙壁800密封层910第一牺牲氧化层920硬掩膜层921有机碳材料层922氮化硅材料层930第一掩膜图案940第二掩膜图案950光刻胶具体实施方式为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本技术。但是本技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似改进，因此本技术不受下面公开的具体实施的限制。请参见图1和图2，本技术实施例提供了一种半导体存储器件的制作方法，包括：步骤S110，提供半导体基板；步骤S120，在所述半导体基板上形成电容接触孔300，所述电容接触孔300包括上部和下部，且所述上部的孔径大于所述下部的孔径；步骤S130，在所述电容接触孔300内形成第一导电结构400，所述第一导电结构400填充所述电容接触孔300，且与所述下部的高度相同；步骤S140，在所述上部的侧壁上形成间隙壁500和间隔结构600，其中所述间隔结构600设置在所述上部的侧壁与所述间隙壁500之间；步骤S150，在所述电容接触孔300内形成金属导线700，所述金属导线700与所述电容接触孔300一一对应且与填充所述下部的所述第一导电结构400电连接，并各覆盖所述上部的一侧的所述间隙壁500和所述间隔结构600的顶部；步骤S160，移除所述间隙壁500，形成多个空气间隙AG。本实施例中，通过先形成T型的电容接触孔3000，并在位电容接触孔300上部的侧壁上形成间隙壁500和间隔结构600，再形成第一导电结构400和金属导线700，并利用间隙壁500和间隔结构600刻蚀高选择比的特性去掉间隙壁500，形成空气间隙AG，由于空气具有良好的绝缘性和较小的介电系数，因此通过形成空气间隙AG可以降低相邻的金属导线700之间、以及金属导线700与位线金属之间的介电系数，从而降低了相邻的金属导线700之间、以及金属导线700与位线导电层之间的耦合效应。同时，由于形成的电容接本文档来自技高网...

【技术保护点】
1.一种半导体存储器件，其特征在于，包括：/n半导体基板；/n电容接触孔，设置在所述半导体基板上，包括上部和下部，且所述上部的孔径大于所述下部的孔径；/n第一导电结构，位于所述电容接触孔内，填充所述电容接触孔，且与所述下部的高度相同；/n间隔结构，设置于所述上部的侧壁上；/n空气间隙，设置于所述间隔结构背向所述电容接触孔的一侧；以及/n金属导线，所述金属导线与所述电容接触孔一一对应且与填充所述下部的所述第一导电结构电连接，并各覆盖所述上部的一侧的所述空气间隙和所述间隔结构的顶部。/n

【技术特征摘要】
1.一种半导体存储器件，其特征在于，包括：
半导体基板；
电容接触孔，设置在所述半导体基板上，包括上部和下部，且所述上部的孔径大于所述下部的孔径；
第一导电结构，位于所述电容接触孔内，填充所述电容接触孔，且与所述下部的高度相同；
间隔结构，设置于所述上部的侧壁上；
空气间隙，设置于所述间隔结构背向所述电容接触孔的一侧；以及
金属导线，所述金属导线与所述电容接触孔一一对应且与填充所述下部的所述第一导电结构电连接，并各覆盖所述上部的一侧的所述空气间隙和所述间隔结构的顶部。


2.如权利要求1所述的半导体存储器件，其特征在于，所述半导体基板包括：
半导体衬底；和
位元线结构，设置在所述半导体衬底的表面，且延第一方向延伸，所述位元线结构包括位线导电层和位线绝缘层。


3.如权利要求2所述的半导体存储器件，其特征在于，还包括密封层，所述密封层覆盖所述位元线结构、所述间隔结构、空气间隙和所述电容接触孔金属导线，并将所述空气间隙封口。

【专利技术属性】
技术研发人员：陈龙阳，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34