一种半导体结构及半导体结构的制作方法技术

本公开提供一种半导体结构以及半导体结构的制作方法，其中，半导体结构包括基底以及堆叠结构。基底包括第一区域以及第一区域外围的第二区域，第二区域的顶面设置有N个测试接触结构，N为大于1的正整数；堆叠结构设置于基底的第一区域上，堆叠结构包括堆叠设置的N个半导体芯片，N个半导体芯片与N个测试接触结构一一对应，半导体芯片内设置有检测电路结构，检测电路结构能够与对应的测试接触结构形成测试通路，各半导体芯片的测试通路相互隔离。如此，每进行一个半导体芯片的堆叠，均可对该半导体芯片的电性连接进行测试，从而可在半导体结构的制作过程中随时监控每层半导体芯片堆叠的电路连接良率，进一步提高了测试效率。

【技术实现步骤摘要】

本公开涉及半导体，尤其涉及一种半导体结构及半导体结构的制作方法。

技术介绍

1、为了满足集成电路的微型化和效率提升要求，封装技术不断提高，采用堆叠封装技术形成的三维堆叠芯片能够有效地利用芯片面积，提高存储容量。

2、在上述三维堆叠芯片的开发、生产等过程中，需要对芯片的电性连接进行测试，然而，现有的测试方法比较繁琐，影响测试效率。

技术实现思路

1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

2、本公开提供一种半导体结构及半导体结构的制作方法。

3、根据本公开实施例的第一方面，提供一种半导体结构，所述半导体结构包括：

4、基底，所述基底包括第一区域以及所述第一区域外围的第二区域，所述第二区域的顶面设置有n个测试接触结构，n为大于1的正整数；

5、堆叠结构，设置于所述基底的第一区域上，所述堆叠结构包括堆叠设置的n个半导体芯片，所述n个半导体芯片与所述n个测试接触结构一一对应，所述半导体芯片内设置有检测电路结构，所述检测电本文档来自技高网...

【技术保护点】

1.一种半导体结构，其特征在于，所述半导体结构包括：

2.根据权利要求1所述的半导体结构，其特征在于，每个所述测试接触结构均包括一个测试垫组，所述测试垫组包括第一测试垫和第二测试垫；

3.根据权利要求2所述的半导体结构，其特征在于，各所述半导体芯片的所述第一检测穿通电极以及各所述半导体芯片的所述第二检测穿通电极的位置均一一对应；

4.根据权利要求3所述的半导体结构，其特征在于，所述转接结构包括设置在所述第一检测穿通电极的远离所述第二检测穿通电极一侧、并沿第一方向间隔排布的N-1个第一转接结构；

5.根据权利要求4所述的半导体结构，其特征在于...

【技术特征摘要】

1.一种半导体结构，其特征在于，所述半导体结构包括：

2.根据权利要求1所述的半导体结构，其特征在于，每个所述测试接触结构均包括一个测试垫组，所述测试垫组包括第一测试垫和第二测试垫；

3.根据权利要求2所述的半导体结构，其特征在于，各所述半导体芯片的所述第一检测穿通电极以及各所述半导体芯片的所述第二检测穿通电极的位置均一一对应；

4.根据权利要求3所述的半导体结构，其特征在于，所述转接结构包括设置在所述第一检测穿通电极的远离所述第二检测穿通电极一侧、并沿第一方向间隔排布的n-1个第一转接结构；

5.根据权利要求4所述的半导体结构，其特征在于，所述第一转接结构包括层叠设置的第一转接穿通电极、第二导电线条和第三导电线条，各所述第一转接结构的所述第二导电线条相互间隔设置，各所述第一转接结构的所述第三导电线条相互间隔设置；

6.根据权利要求5所述的半导体结构，其特征在于，沿所述第一方向，第1个所述第一转接结构中的所述第三导电线条延伸至上方半导体芯片的第一检测穿通电极的下方，第k个所述第一转接结构中的所述第三导电线条延伸至上方半导体芯片中第k-1个所述第一转接结构中的所述第一转接穿通电极的下方，k为小于或等于n-1，且大于1的正整数。

7.根据权利要求5所述的半导体结构，其特征在于，同一...

【专利技术属性】
技术研发人员：毛宇，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：