半导体器件制造技术

本发明专利技术提供一种半导体器件。半导体器件可以包括衬底上的有源图案。有源图案可以包括第一源/漏区和第二源/漏区。半导体器件还可以包括电连接到第一源/漏区的位线、电连接到第二源/漏区的第一连接电极以及第一连接电极上的电容器。电容器可以包括第一电极、第二电极以及在第一电极和第二电极之间的介电图案。介电图案的下部可以与第一连接电极的顶表面重叠，并且第一电极可以在第一连接电极的侧壁的上部上延伸。

semiconductor device

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2018年12月5日在韩国知识产权局提交的韩国专利申请No.10-2018-0155360的优先权，该韩国专利申请的全部内容以引用方式并入本文中。
本专利技术构思涉及一种半导体器件，更具体地，涉及一种包括电容器的半导体器件。
技术介绍
半导体器件由于其小尺寸、多功能性和/或低制造成本而在电子工业中具有重要作用。半导体器件中的数据存储器件可以存储逻辑数据。数据存储器件越来越多地与电子工业的发展相结合。结果，构成数据存储器件的组件的线宽不断减小。另外，随着数据存储器件的高集成度，要求高的可靠性。然而，高集成度可能降低数据存储器件的可靠性。因此，已经进行了各种研究以提高数据存储器件的可靠性。
技术实现思路
本专利技术构思的一些示例性实施例提供了具有增强的集成度的半导体器件。根据本专利技术构思的一些示例性实施例，一种半导体器件可以包括衬底上的有源图案。有源图案可以包括第一源/漏区和第二源/漏区。半导体器件还可以包括电连接到第一源/漏区的位线、电连接到第二源/漏区的第一连接电极以及第一连接电极上的电容器。电容器可以包括第一电极、第二电极以及在第一电极和第二电极之间的介电图案。介电图案的下部可以与第一连接电极的顶表面重叠，并且第一电极可以在第一连接电极的侧壁的上部上延伸。根据本专利技术构思的一些示例性实施例，一种半导体器件可以包括衬底上的有源图案。有源图案可以包括第一源/漏区和第二源/漏区。半导体器件还可以包括电连接到第一源/漏区的位线、电连接到第二源/漏区的连接电极以及连接电极上的电容器。电容器可以包括第一电极、第二电极以及在第一电极和第二电极之间的介电图案。第一电极可以从连接电极的侧壁的上部沿着介电图案的外侧壁向上延伸，并且第二电极可以从介电图案的下部的顶部表面沿着介电图案的内侧壁向上延伸。根据本专利技术构思的一些示例性实施例，一种半导体器件可以包括衬底上的多个晶体管、分别电连接到多个晶体管的多个电容器以及与多个晶体管的上部接触的支撑层。所述多个电容器中的每一个可以包括第一电极、第二电极以及在第一电极和第二电极之间的介电图案，并且介电图案可以具有顶部敞开的圆柱形状。支撑层可以接触多个电容器中的一个电容器的介电图案的外侧壁的上部。附图说明图1示出了示出根据本专利技术构思的一些示例性实施例的半导体器件的平面图。图2A、图2B和图2C分别示出了沿图1的线A-A'、B-B'和C-C'截取的截面图。图3、图5、图7、图9、图11、图13、图15、图17、图19、图21和图23示出了平面图，这些平面图示出根据本专利技术构思的一些示例性实施例的制造半导体器件的方法。图4A、图6A、图8A、图10A、图12A、图14A、图16A、图18A、图20A、图22A和图24A分别示出了沿图3、图5、图7、图9、图11、图13、图15、图17、图19、图21和图23的线A-A'截取的截面图。图4B、图6B、图8B、图10B、图12B、图14B、图16B、图18B、图20B、图22B和图24B分别示出了沿图3、图5、图7、图9、图11、图13、图15、图17、图19、图21和图23的线B-B'截取的截面图。图4C、图6C、图8C、图10C、图12C、图14C、图16C、图18C、图20C、图22C和图24C分别示出了沿图3、图5、图7、图9、图11、图13、图15、图17、图19、图21和图23的线C-C'截取的截面图。图25和图26示出了沿图1的线A-A'截取的截面图，示出了根据本专利技术构思的一些示例性实施例的半导体器件。具体实施方式图1示出了示出根据本专利技术构思的一些示例性实施例的半导体器件的平面图。图2A、图2B和图2C分别示出了沿图1的线A-A'、B-B'和C-C'截取的截面图。参照图1和图2A至图2C，可以在衬底100上设置限定有源图案ACT的器件隔离层ST。衬底100可以是例如包括硅、锗或硅锗的半导体衬底。器件隔离层ST可以包括例如氧化硅层。当图案化衬底100的上部时，可以形成有源图案ACT。每个有源图案ACT可以在与衬底100的顶表面(例如，图2A中的100_T，其平行于衬底100的底表面100_B)平行的第三方向D3上延伸。有源图案ACT可以沿第一方向D1和第二方向D2二维地布置。有源图案ACT可以在第三方向D3上彼此间隔开。在一些实施例中，第一方向D1和第二方向D2都可以平行于衬底100的顶表面100_T和底表面100_B，并且第一方向D1可以垂直于第二方向D2。应当理解，第一方向D1、第二方向D2和第三方向D3中的每一个均可以被称为水平方向。每个有源图案ACT可以具有朝向衬底100的顶表面的竖直方向(例如，第四方向D4)减小的宽度。每个有源图案ACT的宽度可以随着距衬底100的底表面100_B的距离增加而减小。在一些实施例中，每个有源图案ACT在第二方向D2上的宽度可以沿第四方向D4减小，如图2A所示。在一些实施例中，第四方向D4可以垂直于衬底100的顶表面100_T和底表面100_B以及所有第一方向D1、第二方向D2和第三方向D3。应该理解，第四方向D4可以称为竖直方向。可以在有源图案ACT之间限定第一沟槽TR1和第二沟槽TR2。器件隔离层ST可以填充有源图案ACT之间的第一沟槽TR1和第二沟槽TR2。第一沟槽TR1可以限定在在二方向D2上彼此相邻的一对有源图案ACT之间。第二沟槽TR2可以限定在在第三方向D3上彼此相邻的一对有源图案ACT之间。应当理解，本文使用的“元件A填充元件B”(或类似语言)意味着元件A在元件B中，但不一定意味着元件A完全填充元件B。还将理解的是，本文使用的“在方向B上彼此相邻的一对元件”(或类似语言)可以指代沿着方向B在两个元件A之间没有其他类似元件。例如，如图2A所示，限定第一沟槽TR1的相对两侧的两个有源图案ACT可以被称为在第二方向D2上彼此相邻的一对有源图案ACT，这是因为沿第二方向D2在这两个有源图案ACT之间不存在有源图案ACT。在第二方向D2上彼此相邻的一对有源图案ACT之间的距离可以小于在第三方向D3上彼此相邻的一对有源图案ACT之间的距离。这样，第二沟槽TR2可以比第一沟槽TR1更深。例如，第二沟槽TR2的底面(例如，底表面)可以比第一沟槽TR1的底面更低。在一些实施例中，第二沟槽TR2的深度可以大于第一沟槽TR1的深度，如图2B所示。每个有源图案ACT可以包括第一段LP和第一段LP上的第二段UP。例如，第一段LP可以是有源图案ACT的下部，第二段UP可以是有源图案ACT的上部。可以理解，本文使用的“段”是指“部分”。每个有源图案ACT可以包括第一源/漏区SD1和一对第二源/漏区SD2。例如，有源图案ACT的第二段UP可以包括第一源/漏区SD1和一对第二源/漏区SD2。第一源/漏区SD1可以布置在一对第二源/漏区SD2之间。在每个有源图案ACT上可以限定一对第三沟槽TR3。每个第三沟槽T本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底上的有源图案，所述有源图案包括第一源/漏区和第二源/漏区；/n位线，其电连接到所述第一源/漏区；/n第一连接电极，其电连接到所述第二源/漏区；以及/n电容器，其在所述第一连接电极上，所述电容器包括第一电极、第二电极以及在所述第一电极和所述第二电极之间的介电图案，/n其中，所述介电图案的下部与所述第一连接电极的顶表面重叠，并且/n其中，所述第一电极从所述介电图案延伸到所述第一连接电极的侧壁的上部。/n

【技术特征摘要】
20181205 KR 10-2018-01553601.一种半导体器件，包括：
衬底上的有源图案，所述有源图案包括第一源/漏区和第二源/漏区；
位线，其电连接到所述第一源/漏区；
第一连接电极，其电连接到所述第二源/漏区；以及
电容器，其在所述第一连接电极上，所述电容器包括第一电极、第二电极以及在所述第一电极和所述第二电极之间的介电图案，
其中，所述介电图案的下部与所述第一连接电极的顶表面重叠，并且
其中，所述第一电极从所述介电图案延伸到所述第一连接电极的侧壁的上部。


2.根据权利要求1所述的半导体器件，其中，所述介电图案具有顶部敞开的圆柱形状。


3.根据权利要求1所述的半导体器件，其中，
所述第一电极在所述介电图案的外侧壁上延伸，并且
所述第二电极在所述介电图案的内侧壁上延伸。


4.根据权利要求1所述的半导体器件，还包括在所述第一连接电极和所述位线之间的绝缘层，
其中，所述第一连接电极的所述顶表面高于所述绝缘层的顶表面，并且
其中，所述第一连接电极的所述侧壁的所述上部突出超过所述绝缘层的所述顶表面。


5.根据权利要求1所述的半导体器件，还包括支撑所述电容器的支撑层，
其中，所述支撑层接触所述介电图案的外侧壁的上部。


6.根据权利要求5所述的半导体器件，其中，
所述支撑层的顶表面与所述介电图案的顶表面共面。


7.根据权利要求5所述的半导体器件，还包括：
第二连接电极，其在所述第二电极和所述支撑层上；以及
残留图案，其包括与所述第二连接电极的材料相同的材料并且在竖直方向上与所述支撑层间隔开，
其中，所述支撑层包括开口，并且
所述残留图案与所述开口重叠。


8.根据权利要求1所述的半导体器件，其中，
所述介电图案的中心偏离所述第一连接电极的中心，
其中，所述第一连接电极的所述顶表面包括不与所述介电图案重叠的暴露部分，并且
其中，所述第一电极在所述第一连接电极的所述顶表面的所述暴露部分上延伸。


9.根据权利要求1所述的半导体器件，还包括支撑层，所述支撑层接触所述介电图案的外侧壁，其中，所述支撑层包括面向所述衬底的下表面和与所述下表面相对的上表面，并且
其中，所述第二电极不在所述支撑层的所述上表面上延伸。


10.根据权利要求1所述的半导体器件，其中，
所述介电图案的所述下部接触所述第一连接电极的所述顶表面。


11.一种半导体器件，包括：
衬底上的有源图案，所述有源图案包括第一源...

【专利技术属性】
技术研发人员：林汉镇，朴基钟，金润守，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR