动态随机存取存储器结构制造技术

本发明专利技术公开了一种动态随机存取存储器结构。所述动态随机存取存储器结构包含一电容组和一第一晶体管。所述电容组包含一第一电容和一第二电容。所述第一晶体管电连接于所述电容组，其中所述电容组还包含一个共用电极，所述第一电容和所述第二电容共享所述共用电极，以及所述共用电极垂直或几乎垂直于所述第一晶体管的主动区的延伸方向，或所述共用电极并非设置于所述第一电极和所述第二电极的上方或下方。本发明专利技术相较于现有技术，可以兼容于现有的逻辑电路的操作速度，以及兼容于现有的逻辑电路的工艺。

Dynamic random access memory structure

【技术实现步骤摘要】
动态随机存取存储器结构
本专利技术涉及一种动态随机存取存储器结构，尤其涉及一种包含共享的一个共用电极的电容组的动态随机存取存储器结构。
技术介绍
现有的晶体管的工艺不断地从28纳米工艺微缩到5纳米工艺，甚至迈向3纳米工艺。而在现有技术中，一高性能计算单元(highperformancecomputingunit,HPCU)例如一中央处理器、图形处理单元、加速器或人工智能系统是由一逻辑芯片(或系统单芯片(SystemonaChip,SOC))和一动态随机存取存储器(DynamicRandomAccessMemory,DRAM)芯片(通常由4或8片的裸芯片(dices)互相堆叠而成，并通过硅通孔(Through-SiliconVia,TSV)连接输入/输出引脚)组成，其中所述DRAM芯片又称为一高带宽内存(HighBandwidthMemory,HBM)，且所述高性能计算单元延续了具有高数据带宽与快速随机存取时间的大容量存储器(如嵌入式静态随机存取(StaticRandomAccessMemory,SRAM)存储器/动态随机存取存储器和分离式随机存取存储器)的强烈需求。然而，所述逻辑芯片和所述DRAM芯片之间可能具有性能上的差距。当所述逻辑芯片的性能可以被低于10纳米的工艺大幅加速，特别是因为鳍式场效晶体管(finfield-effecttransistor,FinFET)或是三维的三栅极晶体管(tri-gatetransistor)的进步而加速时，所述DRAM芯片趋缓的工艺发展让知名的“内存墙”(memorywall，事实上应是DRAM墙)问题更加严重。虽然可以将具有深沟槽电容(deep-trenchcapacitor)的DRAM单元当作所述嵌入式DRAM而用于第三或是第四级的高速缓冲存储器，以和所述HPCU一起运作而具有更高的存取速率，且相较于所述嵌入式SRAM可支持更大的存储空间。但是对低于14纳米的工艺来说，所述具有深沟槽电容的DRAM单元会越来越难微缩。另一方面，大部分的分离式DRAM芯片会使用堆叠电容(stackedcapacitor)的结构，其中所述堆叠电容的结构的尺寸正迈向15纳米甚至12纳米，但更进一步的微缩将会是一大困难。也就是说，有关所述DRAM芯片的工艺在每个工艺技术节点的微缩速度都比所述逻辑芯片慢，代表现有的DRAM并无法用于帮助所述逻辑芯片提供或存储数据。上述有关所述DRAM芯片和所述逻辑芯片的工艺微缩速度的差异主要在于两点：(1)所述鳍式场效晶体管的工艺突破22纳米之后，已被所述逻辑芯片迅速采用，其中所述鳍式场效晶体管可以大幅改善互补金属氧化物半导体的性能如漏电流、开关电流比、在晶体管微缩下持续驱动的能力、以及充分地利用了三维空间等等；以及(2)尚未满足所述DRAM芯片所必须具有的电容结构的需求，也就是说，所述DRAM芯片中的DRAM单元还没发展出良好且适用于所述逻辑芯片的工艺的结构。因此，如何改善所述DRAM芯片以使其兼容于所述逻辑芯片的工艺是所述DRAM芯片的设计者的一项重要议题。另外，发展出兼容于所述DRAM单元且具有更大电容值的电容结构也是一大需求。
技术实现思路
本专利技术公开了一种动态随机存取存储器结构，所述动态随机存取存储器结构具有设置于一凹槽内的一电容组，以及所述动态随机存取存储器结构可以在进一步的缩放(scaling)中自然兼容于鳍式场效晶体管或鳍式结构晶体管的先进工艺。本专利技术的一实施例提供一种动态随机存取存储器结构。所述动态随机存取存储器结构包含一电容组、一第一晶体管和一第二晶体管。所述电容组包含一第一电容、一第二电容和所述第一电容和被所述第二电容共享的一个共用电极。所述共用电极垂直或几乎垂直于所述第一晶体管或所述第二晶体管的主动区的延伸方向。根据本专利技术的另一实施例，所述电容组形成于一半导体基底中的一凹槽内，以及所述电容组还包含一隔离层、一第一电极、一第二电极、一绝缘体和二环型连接器。所述隔离层设置于所述凹槽的侧壁；所述第一电极和所述第二电极邻接所述隔离层；所述绝缘体设置于所述第一电极和所述第二电极之间，以及所述二环型连接器设置于所述隔离层上方，其中所述共用电极被所述绝缘体包围。根据本专利技术的另一实施例，所述二环型连接器中的一环型连接器邻接所述电容组的所述第一电极，所述二环型连接器中的另一环型连接器邻接所述电容组的所述第二电极，所述第一晶体管邻接所述环型连接器，以及所述第二晶体管邻接所述另一环型连接器。所述第一电极并非沿着所述凹槽的下表面而设置于所述第二电极上方，以及所述共用电极并非沿着所述凹槽的下表面而设置于所述第一电极和所述第二电极上方。另外，所述第一晶体管和所述第二晶体管是鳍式晶体管，以及所述第一晶体管或所述第二晶体管的源极的长度为零或是小于一预定值。本专利技术的另一实施例提供一种动态随机存取存储器结构。所述动态随机存取存储器结构包含一电容组、一第一晶体管和一第二晶体管，其中所述电容组包含具有一第一电极的一第一电容、具有一第二电极的一第二电容和被所述第一电容和所述第二电容共享的一个共用电极。所述共用电极并非设置于所述第一电极和所述第二电极的上方或下方。根据本专利技术的另一实施例，所述电容组是形成于一半导体基底的一凹槽内，以及所述电容组还包含一隔离层、一绝缘体和二环型连接器。所述隔离层设置于所述凹槽的侧壁以及所述凹槽的下表面；所述绝缘体设置于所述第一电极和所述第二电极之间；以及所述二环型连接器设置于所述隔离层上方，其中所述共用电极被所述绝缘体包围。所述隔离层是一氧化层，以及所述绝缘体是一高介电常数层。所述第一电极或所述第二电极的材料是含金属的材料或高掺杂的多晶硅，以及所述共用电极的材料是含金属的材料或高掺杂的多晶硅。根据本专利技术的另一实施例，所述二环型连接器中的一环型连接器邻接所述电容组的所述第一电极，所述二环型连接器中的另一环型连接器邻接所述电容组的所述第二电极，所述第一晶体管邻接所述环型连接器，以及所述第二晶体管邻接所述另一环型连接器。另外，所述第一电极和所述第二电极邻接所述隔离层，以及所述第一晶体管和所述第二晶体管邻接所述隔离层。根据本专利技术的另一实施例，所述第一晶体管或所述第二晶体管的源极的长度为零或是小于一预定值。所述第一晶体管和所述第二晶体管是鳍式晶体管，所述第一晶体管的漏极电连接一第一位线，所述第二晶体管的漏极电连接一第二位线，所述第一晶体管的栅极电连接一第一字线，以及所述第二晶体管的栅极电连接一第二字线。本专利技术的另一实施例提供一种动态随机存取存储器结构。所述动态随机存取存储器结构包含二鳍式晶体管和一电容组，其中所述电容组被所述二鳍式晶体管夹在中间，且包含一第一电极和一第二电极。所述第一电极电连接所述二鳍式晶体管中的一鳍式晶体管的主动区，所述第二电极电连接所述二鳍式晶体管中的另一鳍式晶体管的主动区，以及所述电容组并非与所述二鳍式晶体管的主动区或栅极垂直地分开。根据本专利技术的另一实施例，所述电容组设置于所述动态随机存取存储器结构中一鳍式结构的一凹槽内，所述鳍式结构被所述凹槽分为二主动范围，以及所述二鳍式晶本文档来自技高网...

【技术保护点】
1.一种动态随机存取存储器结构，其特征在于包含：/n一电容组，包含一第一电容和一第二电容；以及/n一第一晶体管，电连接于所述电容组，其中所述电容组还包含一个共用电极，所述第一电容和所述第二电容共享所述共用电极，以及所述共用电极垂直或几乎垂直于所述第一晶体管的主动区的延伸方向。/n

【技术特征摘要】
20181126 US 62/771,178;20190118 US 16/251,0951.一种动态随机存取存储器结构，其特征在于包含：
一电容组，包含一第一电容和一第二电容；以及
一第一晶体管，电连接于所述电容组，其中所述电容组还包含一个共用电极，所述第一电容和所述第二电容共享所述共用电极，以及所述共用电极垂直或几乎垂直于所述第一晶体管的主动区的延伸方向。


2.如权利要求1所述的动态随机存取存储器结构，其特征在于：所述动态随机存取存储器结构还包含一第二晶体管，所述第二晶体管电连接于所述电容组，所述电容组是形成于一半导体基底中的一凹槽内，以及所述电容组还包含：
一隔离层，设置于所述凹槽的侧壁；
一第一电极和一第二电极，邻接所述隔离层；
一绝缘体，设置于所述第一电极和所述第二电极之间，其中所述共用电极被所述绝缘体包围；以及
二环型连接器，设置于所述隔离层上方。


3.如权利要求2所述的动态随机存取存储器结构，其特征在于：所述隔离层围绕于所述凹槽的所述侧壁以及所述凹槽的下表面上。


4.如权利要求2所述的动态随机存取存储器结构，其特征在于：所述二环型连接器中的一环型连接器邻接所述电容组的所述第一电极，以及所述二环型连接器中的另一环型连接器邻接所述电容组的所述第二电极。


5.如权利要求4所述的动态随机存取存储器结构，其特征在于：每一环型连接器的一上表面对齐所述半导体基底的上表面，以及所述第一电极的上表面或所述第二电极的上表面对齐所述半导体基底的上表面。


6.如权利要求4所述的动态随机存取存储器结构，其特征在于：所述第一晶体管和所述第二晶体管是鳍式晶体管，其中所述第一晶体管邻接所述环型连接器，以及所述第二晶体管邻接所述另一环型连接器。


7.如权利要求6所述的动态随机存取存储器结构，其特征在于：所述第一晶体管和所述第二晶体管邻接所述隔离层。


8.如权利要求2所述的动态随机存取存储器结构，其特征在于：所述第一电极并非沿着所述凹槽的下表面而设置于所述第二电极上方。


9.如权利要求2所述的动态随机存取存储器结构，其特征在于：所述共用电极并非沿着所述凹槽的下表面而设置于所述第一电极和所述第二电极上方。


10.如权利要求2所述的动态随机存取存储器结构，其特征在于：所述第一晶体管和所述第二晶体管是鳍式晶体管，以及所述第一晶体管或所述第二晶体管的源极的长度为零或是小于一预定值。


11.一种动态随机存取存储器结构，其特征在于包含：
一电容组，包含具有一第一电极的一第一电容和具有一第二电极的一第二电容；以及
一第一晶体管，电连接于所述电容组，其中所述电容组还包含一个共用电极，所述第一电容和所述第二电容共享所述共用电极，以及所述共用电极并非设置于所述第一电极和所述第二电极的上方或下方。


12.如权利要求11所述的动态随机存取存储器结构，其特征在于：所述动态随机存取存储器结构还包含一第二晶体管，所述第二晶体管电连接于所述电容组，所述电容组是形成于一半导体基底的一凹槽内，以及所述电容组还包含：
一隔离层，设置于所述凹槽的侧壁；
一绝缘体，设置于所述第一电极和所述第二电极之间，其中所述共用电极被所述绝缘体包围；以及
二环型连接器，设置于所述隔离层上方。


13.如权利要求12所述的动态随机存取存储器结构，其特征在于：所述隔离层设置于所述凹槽的所述侧壁以及所述凹槽的下表面。


14.如权利要求12所述的动态随机存取存储器结构，其特征在于：所述隔离层是一氧化层，以及所述绝缘体是一高介电常数层。


15.如权利要求12所述的动态随机存取存储器结构，其特征在于：所述第一电极或所述第二电极的材料是含金属的材料或高掺杂的多晶硅，以及所述共用电极的材料是含金属的材料或高掺杂的多晶硅。


16.如权利要求15所述的动态随机存取存储器结构，其特征在于：所述二环型连接器中的一环型连接器邻接所述电容组的所述第一电极，以及所述二环型连接器中的另一环型连接器邻接所述电容组的所述第二电极。


17.如权利要求16所述的动态随机存取存储器结构，其特征在于：所述第一晶体管邻接所述环型连接器，以及所述第二晶体管邻接所述另一环型连接器。


18.如权利要求17所述的动态随机存取存储器结构，其特征在于：所述第一电极和所述第二电极邻接所述隔离层，以及所述第一晶体管和所述第二晶体管邻接所述隔离层。


19.如权利要求18所述的动态随机存取存储器结构，其特征在于：所述第一晶体管或所述第二晶体管的源极的长度为零或是小于一预定值。


20.如权利要求19所述的动态随机存取存储器结构，其特征在于：所述第一晶体管和所述第二晶体管是鳍式晶体管，所述第一晶体管的漏极电连接一第一位线，所述第二晶体管的漏极电连接一第二位线，所述第一晶体管的栅极电连接一第一字线，以及所述第二晶体管的栅极电连接一第二字线。


21.一种动态随机存取存储器结构，其特征在于包含：
二鳍式晶体管，其中每一鳍式晶体管包含一主动区和一栅极；
被所述二鳍式晶体管夹在中间的一电容组，所述电容组包含一第一电极和一第二电极，其中所述第一电极电连接所述二鳍式晶体管中的一鳍式晶体管的主动区，所述第二电极电连接所述二鳍式晶体管...

【专利技术属性】
技术研发人员：卢超群，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：中国台湾;71