半导体器件的制作方法与半导体器件技术

本公开提供一种半导体器件的制作方法及半导体器件。方法包括：提供具有沟槽隔离结构的第一导电类型的半导体衬底；于相邻沟槽隔离结构之间的半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；于有源区中形成字线沟槽并在字线沟槽中形成埋入式栅极结构，字线沟槽贯穿第二掺杂区域并部分贯穿第一掺杂区域；于相邻字线沟槽之间的有源区上形成位线接触区；在位线接触区下形成连接第二掺杂区域的第三掺杂区域。本公开提供的制作方法可以在限制LDD区域宽度的同时提高LDD区域的活化离子浓度。

Fabrication method and semiconductor device of semiconductor device

【技术实现步骤摘要】
半导体器件的制作方法与半导体器件
本公开涉及半导体制造
，具体而言，涉及一种半导体器件的制作方法与使用这种方法制造的半导体器件。
技术介绍
随着DRAM(DynamicRandomAccessMemory，动态随机存取存储器)制造技术的发展，相同存储芯片尺寸下，利用存取器件的微缩来增加存储单元的密度成为了提高存储能力的主要趋势。当DRAM存储单元尺寸由6F2微缩至4F2时，相邻存储器件的距离缩短将造成相邻晶体管与字符线之间的耦合效应更强，进而造成存储单元一条行线上的存储器件在频率性开关操作过程中引起相邻行线的存储器件漏电流增加，这种效应称为行锤效应(RowHammerEffect)。相关技术中，曾提出在相邻埋藏字元线(BuriedWordLine)的存储器件的共源/漏区，在N型阱的植入过程中，通过增加一道掩模曝光显影工艺来增加一道磷离子注入的步骤，以改变存储数组器件结构内部阱的掺杂浓度分布情形。通过设置正确的磷离子植入剂量及能量来调整空乏区的位置，可以通过空乏区内电场产生的区域性屏蔽效应(Shieldeffect)来减少特定字符在线存储器件在频率性操作时锤门(hammeringgate)引发通漏电流中电子移动到相邻字符在线存储器件的机会。然而，多一道掩模曝光显影工艺将会增加制造成本，因此，需要一种能够不增加制造成本的改善行锤效应的制作工艺。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。专利技术内容本公开的目的在于提供一种半导体器件制造方法和使用这种方法制造的半导体器件，用于至少在一定程度上克服相关技术为降低行锤效应而增加制造成本的问题。根据本公开的第一方面，提供一种半导体器件的制作方法，包括：提供具有沟槽隔离结构的第一导电类型的半导体衬底；于相邻所述沟槽隔离结构之间的所述半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行第一非晶化掺杂制程，以于所述第一掺杂区域上表层形成轻掺杂的第一非晶化区域，然后于所述第一非晶化区域进行所述第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；于所述有源区中形成字线沟槽并在所述字线沟槽中形成埋入式栅极结构，所述字线沟槽贯穿所述第二掺杂区域并部分贯穿所述第一掺杂区域；于相邻所述字线沟槽之间的所述有源区上形成位线接触区；从所述位线接触区对所述第一掺杂区域与所述第二掺杂区域的接面进行第二非晶化掺杂制程以形成第二非晶化区域，对所述第二非晶化区域进行第三次掺杂注入以在所述位线接触区下形成连接所述第二掺杂区域的第三掺杂区域；在于所述位线接触区上形成位线接触结构的过程中实现对所述第三掺杂区域的快速热退火处理。在本公开的示例性实施例中，所述第一非晶化掺杂制程和所述第二非晶化掺杂制程的掺杂离子包括硅离子或锗离子，两次非晶化掺杂制程的掺杂离子注入剂量均大于3e14cm-2。在本公开的示例性实施例中，在所述第一非晶化掺杂制程和所述第二非晶化掺杂制程中控制半导体衬底的温度<0℃。在本公开的示例性实施例中，所述第二次掺杂注入包括磷离子注入和砷离子注入，所述磷离子注入的深度大于所述砷离子注入的深度。在本公开的示例性实施例中，所述第三次掺杂注入包括磷离子注入，所述磷离子注入的剂量大于1e13cm-2。在本公开的示例性实施例中，所述磷离子注入的剂量大于1e13cm-2，所述砷离子注入的剂量为1e14cm-2～5e14cm-2。在本公开的示例性实施例中，在形成所述有源区之前还包括于所述半导体衬底中形成第二导电类型的深阱区以及于所述沟槽隔离结构下方形成所述第二导电类型的阱区，所述第二导电类型的阱区位于所述第一掺杂区域的下方且连接所述沟槽隔离结构的底层与所述第二导电类型的深阱区。在本公开的示例性实施例中，还包括对所述位线接触结构依次进行砷离子注入和热活化处理，以形成活化位线接触区，所述砷离子注入的剂量为1e15cm-2～4e15cm-2，所述热活化处理为快速热退火离子活化，所述快速热退火处理的处理温度为800-1000℃。在本公开的示例性实施例中，所述第一导电类型与所述第二导电类型相反，所述第一导电类型为P型或N型。根据本公开的第二方面，提供一种半导体器件，包括：第一导电类型的半导体衬底，所述衬底上设有沟槽隔离结构；有源区，设置于所述沟槽隔离结构之间，包括源极区域、漏极区域，所述源极区域、所述漏极区域均包括所述第一导电类型的第一掺杂区域和第二导电类型的第二掺杂区域，所述第二掺杂区域位于所述第一掺杂区域的上表层，所述漏极区域还包括连接于所述第二掺杂区域下部的第三掺杂区域；埋入式字线结构，所述埋入式字线结构设置于所述源极区域和所述漏极区域之间并贯穿所述第二掺杂区域，其中所述第三掺杂区域位于所述埋入式字线结构之间。在本公开的示例性实施例中，所述第二掺杂区域的形成过程包括：对所述第一掺杂区域注入第一剂量的半导体离子以形成第一非晶化区域；对所述第一非晶化区域进行第一次第二导电类型离子注入制程，并进行快速热退火工艺以及固相外延再结晶工艺；其中，所述半导体离子包括硅离子或锗离子，所述半导体离子的注入剂量大于3e14cm-2。在本公开的示例性实施例中，所述第三掺杂区域的形成过程包括：对所述埋入式字线结构之间的所述第二掺杂区域与所述第一掺杂区域的接面注入第三剂量的半导体离子以形成第二非晶化区域；对所述第二非晶化区域进行第二次第二导电类型离子注入制程，并在后续制作位线接触结构的过程中进行快速热退火工艺以及固相外延再结晶工艺；其中，所述半导体离子包括硅离子或锗离子，所述半导体离子的注入剂量大于3e14cm-2。在本公开的示例性实施例中，所述第一次第二导电类型离子注入制程包括磷离子注入和砷离子注入，所述磷离子注入的深度大于所述砷离子注入的深度，所述磷离子的注入剂量大于1e13cm-2，所述砷离子的注入剂量为1e14cm-2～5e14cm-2。在本公开的示例性实施例中，所述第二次第二导电类型离子注入制程包括磷离子注入，所述磷离子的注入剂量大于1e13cm-2。在本公开的示例性实施例中，所述半导体衬底包括所述第二导电类型的深阱区以及位于所述沟槽隔离结构下方的所述第二导电类型的阱区，所述阱区位于所述第一掺杂区域的下方并连接所述沟槽隔离结构底层与所述深阱区。在本公开的示例性实施例中，还包括设置于相邻所述埋入式字线结构之间的所述漏极区域上的位线接触结构，所述位线接触结构与所述漏极区域的接触区包括所述第二导电类型的掺杂离子。在本公开的示例性实施例中，所述掺杂离子为砷，所述掺杂离子的掺杂剂量为1e15cm-2～4e15cm-2。本公开实施例提供的半导体器件的制作方法通过在LDD区域形成之前对P阱区域进行非晶化本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：/n提供具有沟槽隔离结构的第一导电类型的半导体衬底；/n于相邻所述沟槽隔离结构之间的所述半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；/n其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行第一非晶化掺杂制程，以于所述第一掺杂区域上表层形成轻掺杂的第一非晶化区域，然后于所述第一非晶化区域进行所述第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；/n于所述有源区中形成字线沟槽并在所述字线沟槽中形成埋入式栅极结构，所述字线沟槽贯穿所述第二掺杂区域并部分贯穿所述第一掺杂区域；/n于相邻所述字线沟槽之间的所述有源区上形成位线接触区；/n从所述位线接触区对所述第一掺杂区域与所述第二掺杂区域的接面进行第二非晶化掺杂制程以形成第二非晶化区域，对所述第二非晶化区域进行第三次掺杂注入以在所述位线接触区下形成连接所述第二掺杂区域的第三掺杂区域；/n在于所述位线接触区上形成位线接触结构的过程中实现对所述第三掺杂区域的快速热退火处理。/n

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：
提供具有沟槽隔离结构的第一导电类型的半导体衬底；
于相邻所述沟槽隔离结构之间的所述半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；
其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行第一非晶化掺杂制程，以于所述第一掺杂区域上表层形成轻掺杂的第一非晶化区域，然后于所述第一非晶化区域进行所述第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；
于所述有源区中形成字线沟槽并在所述字线沟槽中形成埋入式栅极结构，所述字线沟槽贯穿所述第二掺杂区域并部分贯穿所述第一掺杂区域；
于相邻所述字线沟槽之间的所述有源区上形成位线接触区；
从所述位线接触区对所述第一掺杂区域与所述第二掺杂区域的接面进行第二非晶化掺杂制程以形成第二非晶化区域，对所述第二非晶化区域进行第三次掺杂注入以在所述位线接触区下形成连接所述第二掺杂区域的第三掺杂区域；
在于所述位线接触区上形成位线接触结构的过程中实现对所述第三掺杂区域的快速热退火处理。


2.如权利要求1所述的制作方法，其特征在于，所述第一非晶化掺杂制程和所述第二非晶化掺杂制程的掺杂离子包括硅离子或锗离子，两次非晶化掺杂制程的掺杂离子注入剂量均大于3e14cm-2。


3.如权利要求2所述的制作方法，其特征在于，在所述第一非晶化掺杂制程和所述第二非晶化掺杂制程中控制半导体衬底的温度<0℃。


4.如权利要求1所述的制作方法，其特征在于，所述第二次掺杂注入包括磷离子注入和砷离子注入，所述磷离子注入的深度大于所述砷离子注入的深度。


5.如权利要求1或4所述的制作方法，其特征在于，所述第三次掺杂注入包括磷离子注入，所述磷离子注入的剂量大于1e13cm-2。


6.如权利要求4所述的制作方法，其特征在于，所述磷离子注入的剂量大于1e13cm-2，所述砷离子注入的剂量为1e14cm-2～5e14cm-2。


7.如权利要求1所述的制作方法，其特征在于，在形成所述有源区之前还包括于所述半导体衬底中形成第二导电类型的深阱区以及于所述沟槽隔离结构下方形成所述第二导电类型的阱区，所述第二导电类型的阱区位于所述第一掺杂区域的下方且连接所述沟槽隔离结构的底层与所述第二导电类型的深阱区。


8.如权利要求6所述的制作方法，其特征在于，还包括对所述位线接触结构依次进行砷离子注入和热活化处理，以形成活化位线接触区，所述砷离子注入的剂量为1e15cm-2～4e15cm-2，所述热活化处理为快速热退火离子活化，所述快速热退火处理的处理温度为800-1000℃。


9.如权利要求7所述的制作方法，其特征在于，所述第一导电类型与所述第二导电类型相反，所述第一导...

【专利技术属性】
技术研发人员：蔡宗叡，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34