【技术实现步骤摘要】
半导体装置及其制造方法相关申请的交叉引用本申请要求于2018年11月16日在韩国知识产权局提交的韩国专利申请No.10-2018-0141459的优先权，其公开内容通过引用整体并入本文。
本专利技术构思涉及一种半导体装置及其制造方法。更具体地，本专利技术构思涉及一种包括掩埋沟道阵列晶体管的半导体装置及其制造方法。
技术介绍
随着半导体存储器装置越来越高度集成，各个电路图案已经进一步小型化，以便在相同区域上实现更多的半导体装置。另一方面，通过包括掩埋在沟槽中的栅电极，掩埋沟道阵列晶体管(BCAT)可最小化短沟道效应。
技术实现思路
本专利技术构思的各方面提供了一种具有改善的产品可靠性和性能的半导体装置。本专利技术构思的各方面还提供了一种用于制造半导体装置的方法,所述方法能够制造具有改善的产品可靠性和性能的半导体装置。然而，本专利技术构思的各方面不限于本文阐述的各方面。通过参考下文给出的本专利技术构思的详细描述，本专利技术构思的上述和其他方面对于本专利技术构思所属领域的普通技术...
【技术保护点】
1.一种半导体装置，包括：/n有源区域，其在衬底中；/n隔离膜，其限定所述衬底中的所述有源区域；/n栅沟槽，其延伸穿过所述有源区域和所述隔离膜，并且包括所述有源区域中的第一沟槽和所述隔离膜中的第二沟槽；/n栅电极，其包括主栅电极和传输栅电极，所述主栅电极填充所述第一沟槽的下部，并且所述传输栅电极填充所述第二沟槽的下部；/n支撑结构，其在所述传输栅电极上，所述支撑结构填充所述第二沟槽的上部；以及/n栅绝缘膜，其介于所述隔离膜和所述传输栅电极之间以及所述支撑结构和所述传输栅电极之间。/n
【技术特征摘要】
20181116 KR 10-2018-01414591.一种半导体装置，包括：
有源区域，其在衬底中；
隔离膜，其限定所述衬底中的所述有源区域；
栅沟槽，其延伸穿过所述有源区域和所述隔离膜，并且包括所述有源区域中的第一沟槽和所述隔离膜中的第二沟槽；
栅电极，其包括主栅电极和传输栅电极，所述主栅电极填充所述第一沟槽的下部，并且所述传输栅电极填充所述第二沟槽的下部；
支撑结构，其在所述传输栅电极上，所述支撑结构填充所述第二沟槽的上部；以及
栅绝缘膜，其介于所述隔离膜和所述传输栅电极之间以及所述支撑结构和所述传输栅电极之间。
2.根据权利要求1所述的半导体装置，还包括：
覆盖图案，其在所述主栅电极上，所述覆盖图案填充所述第一沟槽的上部，
其中，所述栅绝缘膜沿着所述主栅电极的侧壁和所述覆盖图案的侧壁延伸。
3.根据权利要求2所述的半导体装置，
其中，所述覆盖图案接触所述主栅电极的上表面。
4.根据权利要求1所述的半导体装置，
其中，所述栅绝缘膜沿着所述传输栅电极的侧壁在所述传输栅电极的侧壁和所述第二沟槽的下内侧壁之间延伸，并且
其中，所述支撑结构接触所述第二沟槽的上内侧壁。
5.根据权利要求1所述的半导体装置，
其中，相对于所述衬底的上表面，所述第二沟槽的底表面低于所述第一沟槽的底表面。
6.根据权利要求1所述的半导体装置，
其中，相对于所述衬底的上表面，所述传输栅电极的上表面低于所述主栅电极的上表面。
7.根据权利要求1所述的半导体装置，
其中，所述第二沟槽在其距所述衬底的上表面的第一深度处的宽度小于所述第一沟槽在其距所述衬底的上表面的第二深度处的宽度，并且
其中，所述第一深度和所述第二深度相同。
8.根据权利要求1所述的半导体装置，还包括：
阻挡膜，其介于所述栅绝缘膜和所述栅电极之间。
9.根据权利要求8所述的半导体装置，
其中，所述阻挡膜沿着所述主栅电极的底表面和侧壁延伸，并且沿着所述传输栅电极的底表面、侧壁和上表面延伸。
10.一种半导体装置，包括：
有源区域，其包括在衬底内在第一方向上延伸的第一沟槽；
隔离膜，其包括在所述衬底内在所述第一方向上延伸的第二沟槽，并且限定所述有源区域；
主栅电极，其填充所述第一沟槽的下部；
第一栅绝缘膜，其在所述有源区域和所述主栅电极之间；
传输栅电极，其填充所述第二沟槽的下部；以及
第二栅绝缘膜，其在所述隔离膜和所述传输栅电极之间，
其中，...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。