半导体结构及其制造方法技术

本公开提供一种半导体结构及其制造方法，其中半导体结构包括一半导体基底、一第一氧化层、一位元线接触、一位元线、一第一氮化层，以及一第二氮化层。半导体基底具有一基部以及从基部延伸且彼此分隔的多个突部。第一氧化层设置在相邻二突部之间，且暴露出突部的一上部位。位元线接触覆盖上部位。位元线设置在位元线接触上。第一氮化层位于位元线接触、位元线的侧表面，以及暴露在位元线接触外的第一氧化层的一上表面及一侧壁上。第二氮化层具有一间隔地形成在第一氮化层上，并可连接到位于侧壁上的第一氮化层，借此在第一氮化层与第二氮化层之间形成一气隙。

【技术实现步骤摘要】
半导体结构及其制造方法
本公开主张2018年11月8日申请的美国正式申请案第16/184,226号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。本公开涉及一种半导体结构及其制造方法。特别涉及一种动态随机存取存储器(dynamicrandomaccessmemory(DRAM))的一沟槽电容器(trenchcapacitor)，其具有一气隙，以避免寄生漏电流(parasiticleakage)，以及该沟槽电容器的制造方法。
技术介绍
传统现有的动态随机存取存储器单元(dynamicrandomaccessmemory(DRAM)cell)100，如图1所示，包含一晶体管T以及一电容器C。晶体管T的源极(source)连接到相对应的一位元线(bitline)BL。晶体管T的漏极(drain)连接到电容器C的一存储电极(storageelectrode)。晶体管T的栅极(gate)连接到相对应的字元线(wordline)WL。电容器C的一对向电极(oppositeelectrode)是用一定电压源(constantvoltagesource)。然而，当随机存取存储器单元逐渐变小时，则随机存取存储器单元的高压紧结构(highimpactstructures)导致在随机存取存储器单元的一沟槽电容器的一位元线与一单元板(cellplate)之间的高寄生电容(parasiticcapacitance)。因此，造成寄生漏电流。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开提供一种半导体结构。该半导体结构包括一半导体基底(semiconductorsubstrate)、一第一氧化层(firstoxidelayer)、一位元线接触(bitlinecontact)、一位元线(bitline)、一第一氮化层(firstnitridelayer)，以及一第二氮化层(secondnitridelayer)。该半导体基底具有一基部以及从该基部延伸且相互间隔设置的多个突部。该第一氧化层设置在相邻二突部之间，且暴露出该第一氧化层的各该对应部位之间的突部的一上部位。该位元线接触覆盖该上部位。该位元线设置在该位元线接触上。该第一氮化层位于该位元线接触、位元线的各侧表面上，且邻近设置在该第一氧化层暴露在该位元线接触的该上表面的一上表面及一侧壁上。该第二氮化层形成在位于所述多个侧表面上的该第一氮化层上，而其间至少具有一间隔，并连接到位于该侧壁上的该第一氮化层，借此以在该第一氮化层与该第二氮化层之间形成一气隙(airgap)。在本公开的一些实施例中，当该上部位被该位元线接触所覆盖的一高度等于或是大于20nm时，该气隙为一钩型(hookshape)气隙。在本公开的一些实施例中，当该上部位被该位元线接触所覆盖的一高度小于20nm时，该气隙为一线型(linear)气隙。在本公开的一些实施例中，该第二氮化层还连接到该第一氧化层的该上表面。在本公开的一些实施例中，该半导体结构还包括一覆盖层(coveragelayer)，位于该第二氮化层上。在本公开的一些实施例中，该第一氮化层还形成在该覆盖层上。在本公开的一些实施例中，该半导体结构还包括一顶层，形成在该位元线上，其中该顶层的一侧表面(lateralsurface)是被该第一氮化层所覆盖。在本公开的一些实施例中，该第一氮化层还形成在该顶层上。在本公开的一些实施例中，该位元线接触还形成在该第一氧化层的该上表面的一部位(aportion)上。在本公开另提供一种半导体结构的制造方法。该制造方法包括：提供一半导体基底；在该半导体基底上形成相互间隔设置的多个沟槽(trenches)；在所述多个沟槽内沉积一第一介电层(firstdielectriclayer)；在该第一介电层与该半导体基底的一些部位上，形成一位元线接触孔(bitlinecontacthole)；在该位元线接触孔内沉积一接触层(contactlayer)；在该接触层上沉积一位元线导电层(bitlineconductivelayer)；将该接触层与该位元线导电层的一些部位进行移除，以暴露出第一氧化层的一上表面与一侧壁(sidewall)的一些部位，并形成一位元线接触以及一位元线；在该位元线接触与该位元线上，以及在该第一氧化层的该上表面与该侧壁上，形成一第一氮化层；在该第一氮化层上形成一第二氧化层(secondoxidelayer)；在该第二氧化层上形成一第二氮化层；以及将该第二氧化层进行移除，以在该第一氮化层与该第二氮化层之间形成一气隙。在本公开的一些实施例中，当该位元接触孔的一深度小于20nm时，该气隙为一线型(linear)气隙。在本公开的一些实施例中，当该位元接触孔的一深度等于或大于20nm时，该气隙为一钩型(hookshape)气隙。在本公开的一些实施例中，该第一氮化层还形成在该第一氧化层的一上表面上，以及形成在该半导体基底的一顶表面上。在本公开的一些实施例中，在形成该第二氧化层之后，将形成在该第一氧化层的该上表面上以及在该半导体基底的该顶表面上的该第一氮化层进行移除。在本公开的一些实施例中，将该第一氧化层的一些部位进行移除，以暴露出该第一氧化层的一内表面(innersurface)以及暴露出该半导体基底的一侧壁(sidewall)。在本公开的一些实施例中，该第二氮化层还形成在该第一氧化层的该内表面上，以及形成在该半导底基底的该顶表面与该侧壁上。在本公开的一些实施例中，该制造方法还包括形成一覆盖层，以覆盖该半导体基底的该侧壁与一部位、该第一氧化层的该内表面，以及该第二氮化层。在本公开的一些实施例中，该制造方法还包括在形成所述多个沟槽之前，在该半导体基底上沉积一绝缘层(insulatorlayer)，其中在该第一介电层填满在所述多个沟槽中之后，将该绝缘层进行移除。在本公开的一些实施例中，一第一绝缘层形成在该半导体基底的该顶表面上，该第一绝缘层是由含氮化硅的一上覆层(overlyinglayer)以及含氧化硅的一下覆层(underlyinglayer)所构成。在本公开的一些实施例中，该制造方法还包括于形成该位元线接触孔之前，在该半导体基底上与在该第一介电层上形成一层间绝缘层(inter-layerinsulatorlayer)。在本公开的一些实施例中，该制造方法还包括执行一化学机械研磨(chemicalmechanicalpolishing)工艺，以将该第一氧化层从该第一绝缘层的一顶表面进行移除。上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本申请相关文件标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：/n一半导体基底，具有一基部以及多个突部，所述多个突部从该基部延伸且相互间隔设置；/n一第一氧化层，设置在相邻的二突部之间，并暴露出在该第一氧化层的一些部分之间的该突部的一上部位；/n一位元线接触，覆盖在该突部的该上部位；/n一位元线，设置在该位元线接触上；/n一第一氮化层，设置在该位元线接触与该位元线的各侧表面上，以及设置在该第一氧化层的一上表面与一侧壁上，而该侧壁是邻近暴露在该位元线接触的该上表面处；以及/n一第二氮化层，以一间隔至少形成于位于所述多个侧表面上的该第一氮化层上，并连接到位于该侧壁上的该第一氮化层，借此在第一氮化层与该第二氮化层之间形成一气隙。/n

【技术特征摘要】
20181108 US 16/184,2261.一种半导体结构，包括：
一半导体基底，具有一基部以及多个突部，所述多个突部从该基部延伸且相互间隔设置；
一第一氧化层，设置在相邻的二突部之间，并暴露出在该第一氧化层的一些部分之间的该突部的一上部位；
一位元线接触，覆盖在该突部的该上部位；
一位元线，设置在该位元线接触上；
一第一氮化层，设置在该位元线接触与该位元线的各侧表面上，以及设置在该第一氧化层的一上表面与一侧壁上，而该侧壁是邻近暴露在该位元线接触的该上表面处；以及
一第二氮化层，以一间隔至少形成于位于所述多个侧表面上的该第一氮化层上，并连接到位于该侧壁上的该第一氮化层，借此在第一氮化层与该第二氮化层之间形成一气隙。


2.如权利要求1所述的半导体结构，其中当该上部位被该位元线接触所覆盖的一高度等于或是大于20nm时，该气隙为一钩型气隙。


3.如权利要求1所述的半导体结构，其中当该上部位被该位元线接触所覆盖的一高度小于20nm时，该气隙为一线型气隙。


4.如权利要求3所述的半导体结构，其中该第二氮化层还连接到该第一氧化层的该上表面。


5.如权利要求1所述的半导体结构，还包括一覆盖层，位于该第二氮化层上。


6.如权利要求5所述的半导体结构，其中该第一氮化层还形成在该覆盖层上。


7.如权利要求1所述的半导体结构，还包括一顶层，设置在该位元线上，其中该顶层的一侧表面被该第一氮化层所覆盖。


8.如权利要求7所述的半导体结构，其中该第一氮化层还设置在该顶层上。


9.如权利要求1所述的半导体结构，其中该位元线接触还设置在该第一氧化层的该上表面的一部位上。


10.一种半导体结构的制造方法，包括：
提供一半导体基底；
在该半导体基底上形成相互间隔设置的多个沟槽；
在所述多个沟槽内沉积一第一介电层；
在该第一介电层与该半导体基底的一些部位上，形成一位元线接触孔；
在该位元线接触孔内沉积一接触层；
在该接触层上沉积一位元线导电层；
将该接触层与该位元线导电层的一些部位进行移除，以暴露出一第一...

【专利技术属性】
技术研发人员：何瑞文，姜序，陈思瀚，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71