半导体结构及其制备方法技术

本公开提供一种半导体结构及该半导体结构的制备方法。该半导体结构包括一多晶硅层、一基底、一位元线结构以及一间隙子结构。该多晶硅层具有一第一表面以及一第二表面，该第二表面相对该第一表面。该基底位在该多晶硅层的该第二表面上。该位元线结构位在该基底上、穿经该多晶硅层且从该多晶硅层的该第一表面突伸。该间隙子结构位在该位元线结构的横向侧壁上，并包括夹设在一第一介电层与一第二介电层之间的一气隙，其中该第二介电层的一第一部分是在该多晶硅层中，该第二介电层的一第二部分是在多晶硅层外侧，而该第二介电层的该第二部分的一厚度，是小于该第二介电层的该第一部分的一厚度。

Semiconductor structure and preparation method

【技术实现步骤摘要】
半导体结构及其制备方法
本公开主张2018/11/23申请的美国临时申请案第62/770,903号及2019/07/03申请的美国正式申请案第16/502,785号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。本公开涉及一种半导体结构以及其制备方法。
技术介绍
传统的动态随机存取存储器胞(dynamicrandomaccessmemorycell，DRAMcell)是由一晶体管及一电容器所组成。晶体管的源极是连接到一相对应的位元线(bitline)。晶体管的漏极是连接到电容器的一存储电极(storageelectrode)。晶体管的栅极是连接到一相对应的字元线(wordline)。电容器一相对的电极是与一固定电压源(constantvoltagesource)进行偏压。而形成一着陆垫(landingpad)以用于电性互连(electricalinterconnection)的目的。然而，当动态随机存取存储器胞(DRAMcells)变得越来越小时，动态随机存取存储器胞的高紧密度结构是导致限制用于着陆垫形成的空间。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开的一实施例提供一种半导体结构的制备方法。该制备方法包括：接收一基底；在该基底上形成一第一位元线(firstbitline)，该位元线具有一顶表面以及一侧壁，该顶表面是远离该基底，该侧壁是将该位元线的该顶表面连接到该基底；在该第一位元线上形成一着陆垫(landingpad)，并覆盖该第一位元线的该侧壁以及该第一位元线的该顶表面的一部分；以及移除该着陆垫的一顶角(topcorner)，以形成一倾斜表面(inclinedsurface)，该倾斜表面是将该着陆垫的一顶表面连接到该着陆垫的一侧壁。在本公开的一些实施例中，该制备方法包括在该基底上及邻近该第一位元线处形成一第二位元线，其中该着陆垫是包括一第一部位及一第二部位，该第一部位是形成在该第一位元线上，该第二部位是形成在该第一位元线与该第二位元线之间。在本公开的一些实施例中，移除该着陆垫的该顶角的步骤还包括：移除该着陆垫的该第一部位的一部分；以及移除该着陆垫的该第二部位的一部分。在本公开的一些实施例中，该着陆垫的该倾斜表面是形成在该第一位元线与该第二位元线之间。在本公开的一些实施例中，移除该着陆垫的该顶角是执行一间隙子蚀刻(spaceretching)，且该倾斜表面是为一凸面(convexsurface)。在本公开的一些实施例中，移除该着陆垫的该顶角是执行一定向蚀刻(directionaletching)，且该倾斜表面是为一凹面(concavesurface)。在本公开的一些实施例中，移除该着陆垫的该顶角是执行一特定角度干蚀刻(tiltdry-etching)，且该倾斜平面是为一大致平坦面(substantiallyflatsurface)。本公开的另一实施例提供一种半导体装置。该半导体装置包括一基底；一第一位元线，位在该基底并从该基底突伸，且具有一侧壁以及一往上倾斜的顶部(ascendingtopportion)，其中该第一位元线的该侧壁是将该第一位元线的该往上倾斜的顶部连接到该基底；以及一第一着陆垫，位在该第一位元线的该往上倾斜的顶部上以及该侧壁上，并具有一倾斜表面，该倾斜表面是相对应该第一位元线的该往上倾斜的顶部。在本公开的一些实施例中，该第一着陆垫的该倾斜表面是为一曲面(curvedsurface)。在本公开的一些实施例中，该第一着陆垫的该倾斜表面是包括一凹面(concavity)，是面对远离该第一位元线的方向。在本公开的一些实施例中，该第一着陆垫的该倾斜表面是为一凸面(convexsurface)，是面对远离该第一位元线的方向。在本公开的一些实施例中，该第一着陆垫的该倾斜表面是为一大致平坦面(substantiallyflatsurface)。在本公开的一些实施例中，该第一着陆垫的该倾斜表面是大致地沿着与该往上倾斜的顶部的一延伸方向进行延伸。在本公开的一些实施例中，该半导体结构还包括：一第二位元线，邻近位在该基底上的该第一位元线设置；以及一第二着陆垫，位在该第二位元线的一顶表面上及一侧壁上，并邻近该第一着陆垫设置。在本公开的一些实施例中，该第一着陆垫包括一第一部位以及一第二部位，该第一部位是位在该第一位元线上，该第二部位是位在该第一位元线与该第二位元线之间，该第二着陆垫包括一第三部位以及一第一距离，该第三部位是位在该第二位元线上，该第一距离是为从剖面所示的该第一着陆垫的该第一部位与第二着陆垫的该第三部位之间，而该第一距离是大于一第二距离，该第二距离是为从剖面所示的该第一着陆垫的该第二部位与该第二着陆垫的该第三部位之间。上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。附图说明参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。图1为依据本公开一些实施例的一种半导体结构的剖视示意图。图2为依据本公开一些实施例的一种半导体结构的剖视示意图。图3为依据本公开一些实施例的一种半导体结构的剖视示意图。图4为依据本公开一些实施例的半导体结构的制备方法的流程示意图。图5到图14为依据本公开一些实施例的半导体结构的制备方法中的不同阶段的结构示意图。图15到图16为依据本公开一些实施例的半导体结构的制备方法中的不同阶段的剖视示意图。其中，附图标记说明如下：11基底12位元线结构13间隙子结构14多晶硅层15金属层15'导电/半导电结构16粘着层17导电材料层17'着陆垫17"着陆垫17”'着陆垫17a着陆垫18密封层19源极/漏极区域100半导体结构121位元线结构122位元线结构131第一介电层132第二介电层133第三介电层171第一部位172第二部位173连接部位200半导体结构300半导体结构1211氮化金属层1212位元线层1213硬遮罩层1221氮化金属层1222位元线层1223硬遮罩层AT12往上倾斜的顶部本文档来自技高网...

【技术保护点】
1.一种半导体结构的制备方法，包括：/n接收一基底；/n在该基底上形成一第一位元线，该位元线具有一顶表面以及一侧壁，该顶表面是远离该基底，该侧壁将该位元线的该顶表面连接到该基底；/n在该第一位元线上形成一着陆垫，并覆盖该第一位元线的该侧壁以及该第一位元线的该顶表面的一部分；以及/n移除该着陆垫的一顶角，以形成一倾斜表面，该倾斜表面将该着陆垫的一顶表面连接到该着陆垫的一侧壁。/n

【技术特征摘要】
20181123 US 62/770,903;20190703 US 16/502,7851.一种半导体结构的制备方法，包括：
接收一基底；
在该基底上形成一第一位元线，该位元线具有一顶表面以及一侧壁，该顶表面是远离该基底，该侧壁将该位元线的该顶表面连接到该基底；
在该第一位元线上形成一着陆垫，并覆盖该第一位元线的该侧壁以及该第一位元线的该顶表面的一部分；以及
移除该着陆垫的一顶角，以形成一倾斜表面，该倾斜表面将该着陆垫的一顶表面连接到该着陆垫的一侧壁。


2.如权利要求1所述的制备方法，还包括：
在该基底上及邻近该第一位元线处形成一第二位元线，其中该着陆垫包括一第一部位及一第二部位，该第一部位形成在该第一位元线上，该第二部位形成在该第一位元线与该第二位元线之间。


3.如权利要求2所述的制备方法，其中移除该着陆垫的该顶角的步骤还包括：
移除该着陆垫的该第一部位的一部分；以及
移除该着陆垫的该第二部位的一部分。


4.如权利要求2所述的制备方法，其中该着陆垫的该倾斜表面形成在该第一位元线与该第二位元线之间。


5.如权利要求1所述的制备方法，其中执行一间隙子蚀刻以移除该着陆垫的该顶角，且该倾斜表面是为一凸面。


6.如权利要求1所述的制备方法，其中执行一定向蚀刻以移除该着陆垫的该顶角，且该倾斜表面是为一凹面。


7.如权利要求1所述的制备方法，其中执行一特定角度干蚀刻以移除该着陆垫的该顶角，且该倾斜平面是为一大致平坦面。


8.一种半导体结构，包括：
一基底；...

【专利技术属性】
技术研发人员：陈思瀚，姜序，郭景元，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71