半导体器件及其制备方法技术

本发明专利技术提供一种半导体器件及其制备方法，该制备方法包括：提供半导体衬底，半导体衬底上形成有源区、隔离结构以及埋入式字线，隔离结构包括第一隔离结构及第二隔离结构；于埋入式字线上形成第一绝缘层；于第二隔离结构上形成第二绝缘层，相邻第二绝缘层与半导体衬底表面形成凹槽；于凹槽上形成第一隔离介质层、第二隔离介质层及第三隔离介质层；形成位线填充沟槽；形成位线；形成电容接触孔。本发明专利技术通过沉积工艺结合刻蚀工艺可实现电容接触孔及位线尺寸的大小可控，且可有效减少形成电容接触孔及位线的光刻曝光次数，降低制造成本，最后，形成的电容接触窗及位线导电性能也更优。

Semiconductor device and its preparation

【技术实现步骤摘要】
半导体器件及其制备方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种半导体器件及其制备方法。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每一个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。目前电子产品日益朝向轻、薄、短、小发展，所以动态随机存储器组件的设计也必须符合高集成度、高密度的要求朝小型化发展的趋势发展，为提高动态随机存储器的集成度以加快组件的操作速度，以及符合消费者对于小型化、低价格的电子装置的需求，需要不断减小半导体存储器件工艺节点同时也需要降低制造成本和保证产品质量。然而，在现有的存储单元制备过程中，位线填充沟槽及电容接触孔是通过光刻曝光工艺形成的，工艺相对复杂，需要经过多次光刻曝光，大大增加了制备成本，另外，现有的光刻工艺精度的进步速度无法满足半导体器件持续减小特征尺寸(CriticalDimension，简称CD)的需求，由于受限于光刻工艺的对准精度，使位线填充沟槽及电容接触孔的尺寸无法进一步减小，或使形成的位线及电容接触窗导电性能较差，影响器件的性能，遏制了半导体技术的发展。基于以上所述，提供一种工艺制程较为简单、且可精确控制位线及电容接触孔的特征尺寸以提高器件导电性能的半导体器件及其制备方法实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体器件及其制备方法，用于解决现有技术中存储单元的位线填充沟槽及电容接触孔制备工艺复杂，形成的位线及电容接触窗导电性能较差等的问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体器件的制备方法，包括以下步骤：提供半导体衬底，所述半导体衬底上形成隔离结构，所述隔离结构在所述半导体衬底中界定出有源区，隔离结构所述隔离结构包括沿第一方向延伸的第一隔离结构及沿第二方向延伸的第二隔离结构，然后于所述半导体衬底中沿所述第二方向延伸并穿过所述有源区形成埋入式字线；于所述埋入式字线上形成第一绝缘层；于所述第二隔离结构上形成图形化的第二绝缘层，相邻所述第二绝缘层之间形成凹槽；于所述凹槽的侧壁及底部上依次形成第一隔离介质层、第二隔离介质层及第三隔离介质层；依次去除所述第三隔离介质层及所述第三隔离介质层下方的所述第二隔离介质层、所述第一隔离介质层，形成位线填充沟槽；于所述位线填充沟槽中及所述半导体衬底上沉积位线金属层，并图形化所述位线金属层，形成位线；去除所述第二隔离介质层与所述第二绝缘层之间的所述第一隔离介质层，并向下延伸至所述半导体衬底中，形成电容接触孔。可选地，采用原子层沉积工艺或化学气相沉积工艺形成所述第一隔离介质层及所述第二隔离介质层，采用化学气相沉积工艺或旋涂涂覆工艺形成所述第三隔离介质层，采用高密度等离子体化学气相沉积工艺形成所述位线材料层。可选地，采用干法刻蚀工艺形成所述位线填充沟槽，采用干法刻蚀工艺形成所述电容接触孔。可选地，在形成所述位线之后，以及形成所述电容接触孔之前，还包括于所述位线的侧壁形成第四隔离介质层。可选地，形成所述第二绝缘层的步骤包括：于所述半导体衬底上涂覆光刻胶，图形化所述光刻胶以显影出所述第二隔离结构；于所述第二隔离结构上形成所述第二绝缘层；去除所述光刻胶。可选地，于所述凹槽内形成所述第一隔离介质层、所述第二隔离介质层及所述第三隔离介质层的步骤包括：于所述凹槽中及所述第二绝缘层上依次沉积所述第一隔离介质层、所述第二隔离介质层及所述第三隔离介质层；平坦化所述第一隔离介质层、所述第二隔离介质层及所述第三隔离介质层。可选地，在于所述位线填充沟槽中及所述半导体衬底上沉积所述位线金属层之前，还包括于所述位线填充沟槽中形成位线连接结构。进一步地，所述位线连接结构从下至上依次包括位线连接层及位线金属粘附层。进一步地，所述位线连接层包括多晶硅层，所述位线金属粘附层包括由氮化钛层、钛层及硅化钨层组成的叠层。可选地，在形成所述电容接触孔之后还包括，于所述电容接触孔中形成电容接触金属层，形成电容接触窗。进一步地，在形成所述电容接触窗之后还包括，于所述半导体衬底上形成第三绝缘层。进一步地，所述位线金属层包括钨层，所述电容接触金属层包括钨层。可选地，在于所述电容接触孔中形成所述电容接触金属层之前，还包括于所述电容接触孔中形成电容接触连接结构。进一步地，所述电容接触连接结构从下至上依次包括电容接触连接层及电容接触金属粘附层。进一步地，所述电容接触连接层包括多晶硅层，所述电容接触金属粘附层包括由氮化钛层、钛层及硅化钨层组成的叠层。可选地，所述埋入式字线包括栅介质层、栅导电层。可选地，所述第一隔离介质层的材料、所述第二隔离介质层的材料及所述第三隔离介质层的材料包括由有机抗反射材料、氮氧化硅、氮化硅及氧化硅构成群组中的一种或多种的化合物。可选地，所述第一绝缘层的材料包括氮化硅，所述第二绝缘层的材料包括氮化硅。本专利技术还提供一种半导体器件，该半导体存储器可采用上述任一方法制备，包括：半导体衬底，所述半导体衬底上形成至少一个有源区、隔离各有源区的隔离结构及埋入式字线，其中，所述有源区呈条形结构并沿第一方向延伸，多个所述有源区沿第二方向在所述半导体衬底上顺序排布，所述隔离结构包括沿第一方向延伸的第一隔离结构及沿第二方向延伸的第二隔离结构；第一绝缘层，形成于所述埋入式字线上；第二绝缘层，形成于所述第二隔离结构上；位线，形成于所述埋入式字线一侧的所述有源区上，并在所述半导体衬底上延伸且与所述埋入式字线交叉。第一隔离介质层，形成于所述埋入式字线上的所述第一绝缘层上；第二隔离介质层，形成于所述第一隔离介质层上；电容接触窗，形成于所述埋入式字线另一侧的所述有源区上。可选地，所述埋入式字线间隔排列与所述有源区交叉，每个所述有源区对应设置两条所述埋入式字线，每条所述位线与多条所述字线交叉，且每条所述位线经过两条所述埋入式字线之间的所述有源区。可选地，所述半导体存储器还包括第四隔离介质层，形成于所述第二隔离介质层上。进一步地，所述第四隔离介质层包括由有机抗反射材料层、氮氧化硅层、氮化硅层及氧化硅层构成群组中的一种。可选地，位于所述有源区上的所述位线的下部还包括位线连接结构。进一步地，所述位线连接结构从下至上依次包括位线连接层及位线金属粘附层。进一步地，所述位线连接层包括多晶硅层，所述位线金属粘附层包括由氮化钛层、钛层及硅化钨层组成的叠层。可选地，所述电容接触窗从下至上依次包括电容接触连接结构及电容接触金属层。进一步地，所本文档来自技高网...

【技术保护点】
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：/n提供半导体衬底，所述半导体衬底上形成隔离结构，所述隔离结构在所述半导体衬底中界定出有源区，所述隔离结构包括沿第一方向延伸的第一隔离结构及沿第二方向延伸的第二隔离结构，然后于所述半导体衬底中沿所述第二方向延伸并穿过所述有源区形成埋入式字线；/n于所述埋入式字线上形成第一绝缘层；/n于所述第二隔离结构上形成图形化的第二绝缘层，相邻所述第二绝缘层之间形成凹槽；/n于所述凹槽的侧壁及底部上依次形成第一隔离介质层、第二隔离介质层及第三隔离介质层；/n依次去除所述第三隔离介质层及所述第三隔离介质层下方的所述第二隔离介质层、所述第一隔离介质层，形成位线填充沟槽；/n于所述位线填充沟槽中及所述半导体衬底上沉积位线金属层，并图形化所述位线金属层，形成位线；/n去除所述第二隔离介质层与所述第二绝缘层之间的所述第一隔离介质层，并向下延伸至所述半导体衬底中，形成电容接触孔。/n

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底上形成隔离结构，所述隔离结构在所述半导体衬底中界定出有源区，所述隔离结构包括沿第一方向延伸的第一隔离结构及沿第二方向延伸的第二隔离结构，然后于所述半导体衬底中沿所述第二方向延伸并穿过所述有源区形成埋入式字线；
于所述埋入式字线上形成第一绝缘层；
于所述第二隔离结构上形成图形化的第二绝缘层，相邻所述第二绝缘层之间形成凹槽；
于所述凹槽的侧壁及底部上依次形成第一隔离介质层、第二隔离介质层及第三隔离介质层；
依次去除所述第三隔离介质层及所述第三隔离介质层下方的所述第二隔离介质层、所述第一隔离介质层，形成位线填充沟槽；
于所述位线填充沟槽中及所述半导体衬底上沉积位线金属层，并图形化所述位线金属层，形成位线；
去除所述第二隔离介质层与所述第二绝缘层之间的所述第一隔离介质层，并向下延伸至所述半导体衬底中，形成电容接触孔。


2.根据权利要求1所述的半导体器件的制备方法，其特征在于：采用原子层沉积工艺或化学气相沉积工艺形成所述第一隔离介质层及所述第二隔离介质层，采用化学气相沉积工艺或旋涂涂覆工艺形成所述第三隔离介质层，采用高密度等离子体化学气相沉积工艺形成所述位线材料层。


3.根据权利要求1所述的半导体器件的制备方法，其特征在于：采用干法刻蚀工艺形成所述位线填充沟槽，采用干法刻蚀工艺形成所述电容接触孔。


4.根据权利要求1所述的半导体器件的制备方法，其特征在于：在形成所述位线之后，以及形成所述电容接触孔之前，还包括于所述位线的侧壁形成第四隔离介质层。


5.根据权利要求1所述的半导体器件的制备方法，其特征在于，形成所述第二绝缘层的步骤包括：
于所述半导体衬底上涂覆光刻胶，图形化所述光刻胶以显影出所述第二隔离结构；
于所述第二隔离结构上形成所述第二绝缘层；
去除所述光刻胶。


6.根据权利要求1所述的半导体器件的制备方法，其特征在于，于所述凹槽内形成所述第一隔离介质层、所述第二隔离介质层及所述第三隔离介质层的步骤包括：
于所述凹槽中及所述第二绝缘层上依次沉积所述第一隔离介质层、所述第二隔离介质层及所述第三隔离介质层；
平坦化所述第一隔离介质层、所述第二隔离介质层及所述第三隔离介质层。


7.根据权利要求1所述的半导体器件的制备方法，其特征在于：在于所述位线填充沟槽中及所述半导体衬底上沉积所述位线金属层之前，还包括于所述位线填充沟槽中形成位线连接结构。


8.根据权利要求7所述的半导体器件的制备方法，其特征在于：所述位线连接结构从下至上依次包括位线连接层及位线金属粘附层。


9.根据权利要求8所述的半导体器件的制备方法，其特征在于：所述位线连接层包括多晶硅层，所述位线金属粘附层包括由氮化钛层、钛层及硅化钨层组成的叠层。


10.根据权利要求1所述的半导体器件的制备方法，其特征在于：在形成所述电容接触孔之后还包括，于所述电容接触孔中形成电容接触金属层，形成电容接触窗。


11.根据权利要求10所述的半导体器件的制备方法，其特征在于：在形成所述电容接触窗之后还包括，于所述半导体衬底上形成第三绝缘层。


12.根据权利要求10所述的半导体器件的制备方法，其特征在于：所述位线金属层包括钨层，所述电容接触金属层包括钨层。


13.根据权利要求10所述的半导体器件的制备方法，其特征在于：在于所述电容接触孔中形成所述电容接触金属层之前，还包括于所述电容接触孔中形成电容接触连接结构。


14.根据权利要求...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34