半导体元件及其制造方法技术

一种半导体元件及其制造方法。在制造半导体元件的方法中，在基板上方形成第一源极/漏极结构，在第一源极/漏极结构上方形成一或多个第一绝缘层，在一或多个第一绝缘层中形成第一开口，用第一导电材料填充第一开口以形成与第一源极/漏极结构接触的第一下部触点，在第一下部触点上方形成一或多个第二绝缘层，在一或多个第二绝缘层中形成第二开口以至少部分地暴露第一下部触点，在第二开口的内侧面的至少一部分上形成第一衬垫层，并且用第二导电材料填充第二开口以形成与第一下部触点接触而不与第一衬垫层接触的第一上部触点。

Semiconductor components and manufacturing methods

【技术实现步骤摘要】
半导体元件及其制造方法
本揭示是关于一种半导体元件及其制造方法。
技术介绍
随着半导体元件的尺寸减小，自对准触点(self-alignedcontact，SAC)已经广泛地用于制造例如在场效晶体管(fieldeffecttransistor，FET)中更靠近栅极结构布置的源极/漏极触点。这些源极/漏极触点通常需要具有较低的电阻率。
技术实现思路
根据本揭示的一个态样，在制造半导体元件的方法中，第一源极/漏极结构在基板上方形成，一或多个第一绝缘层在第一源极/漏极结构上方形成，第一开口在一或多个第一绝缘层中形成，第一开口用第一导电材料填充以形成与第一源极/漏极结构接触的第一下部触点，一或多个第二绝缘层在第一下部触点上方形成，第二开口在一或多个第二绝缘层中形成以至少部分暴露第一下部触点，第一衬垫层在第二开口的内侧面的至少一部分上形成，并且第二开口用第二导电材料填充以形成与第一下部触点接触的第一上部触点，在第一上部触点与第一下部触点之间不插入第一衬垫层。根据本揭示的另一态样，在制造半导体元件的方法中，形成嵌入一或多个第一绝缘层中的下部触点，一或多个第二绝缘层在下部触点上方形成，开口在一或多个第二绝缘层中形成以至少部分暴露下部触点，衬垫层在一或多个第二绝缘层的最顶层的上表面、第二开口的内侧面上以及在暴露的下部触点上形成，移除在一或多个第二绝缘层的最顶层的上表面上及在暴露的下部触点上形成的衬垫层，并且部分移除在第二开口的内侧面上形成的衬垫层，使得衬垫层保留在第二开口的上部上，并且第二开口用导电材料填充以形成与下部触点接触的上部触点。根据本揭示的一个态样，一种半导体元件包括栅电极、源极/漏极结构、接触栅电极或源极/漏极结构的任一者的下部触点、在层间介电层中形成的开口中设置并且与下部触点直接接触的上部触点、以及在上部触点与层间介电层之间设置的衬垫层。衬垫层在开口的上部上设置，并且上部触点在开口的下部处与层间介电层接触。附图说明当结合随附附图阅读时，自以下详细描述将很好地理解本揭示。应注意，根据工业中的标准实务，各个特征并非按比例绘制，并且仅出于说明目的使用。事实上，出于论述清晰的目的，可任意增大或减小各个特征的尺寸。图1A、图1B、图1C及图1D图示了根据本揭示的一实施例的半导体元件的各个视图；图2A、图2B、图2C及图2D图示了根据本揭示的一实施例的半导体元件的各个视图；图3A、图3B、图3C及图3D图示了根据本揭示的一实施例的半导体元件的各个视图；图4A、图4B、图4C及图4D图示了根据本揭示的一实施例的半导体元件的各个视图；图5A、图5B、图5C及图5D图示了根据本揭示的一实施例的半导体元件的各个视图；图6A图示了展示根据本揭示的一个实施例的半导体元件的连续制造制程的各个阶段之一的平面图(从上方观察)；图6B图示了沿着图6A的线X1-X1的横截面图。图6C及图6D为栅极结构的放大视图；图6E图示了展示根据本揭示的一个实施例的半导体元件的连续制造制程的各个阶段之一的透视图；图7A、图7B、图7C、图7D及图7E图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图8A、图8B、图8C及图8D图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图8E、图8F、图8G及图8H图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图9A、图9B、图9C、图9D及图9E图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图10A、图10B、图10C及图10D图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图11A、11B图、图11C及图11D图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图12A、图12B、图12C及图12D图示了根据本揭示的一实施例的半导体元件的各个视图；图13A、图13B、图13C及图13D图示了根据本揭示的一实施例的半导体元件的各个视图；图14A、图14B及图14C图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图15A、图15B及图15C图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图16A、图16B、图16C及图16D图示了根据本揭示的一实施例的半导体元件的各个视图；图17A、图17B、图17C及图17D图示了根据本揭示的一实施例的半导体元件的各个视图；图18A、图18B及图18C图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图；图19A、图19B及图19C图示了根据本揭示的一实施例的半导体元件的连续制造制程的各个阶段的横截面图。【符号说明】5...鳍结构10...栅极结构/金属栅极结构12...栅极介电层14...功函数调节层16...金属材料层20...覆盖绝缘层30...侧壁间隔件40...层间介电层45...第一层间介电层50...源极/漏极区域60...第一蚀刻终止层65...第二层间介电层67...接触孔68...第一接触衬垫层69...第一接触衬垫层70...下部触点/源极/漏极触点71...下部触点/栅极触点75...第二蚀刻终止层80...第三层间介电层80’...第三层间介电层82...接触孔90...第二接触衬垫层91...第二接触衬垫层92、93、98...第二接触衬垫层96…材料通量95、99...第三接触衬垫层100...上部触点100’...初始触点102...上部触点104...上部触点/栅极触点106...上部触点110...离子布植操作112...金属层300...基板310...鳍结构315...通道区域320...隔离绝缘层330...金属栅极结构340...覆盖绝缘层350...侧壁间隔件360...源极/漏极区域370...层间介电层具体实施方式应理解，以下揭示提供了众多不同的实施例或实例，以用于实施本揭示的不同特征。下文描述部件及布置的特定实施例或实例以简化本揭示内容。当然，此等仅为实例且并不意欲为限制性。例如，元件的尺寸不限于所揭示的范围或值，而是可取决于制程条件及/或元件的期望性质。此外，以下描述中在第二特征上方或第二特征上形成第一特征可包括第一特征及第二特征以直接接触形成的实施例，且亦可包括插入第一特征及第二特征而形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。各种特征可出于简便本文档来自技高网...

【技术保护点】
1.一种制造半导体元件的方法，其特征在于，该方法包含：/n在一基板上方形成一第一源极/漏极结构；/n在该第一源极/漏极结构上方形成一或多个第一绝缘层；/n在该一或多个第一绝缘层中形成一第一开口；/n用一第一导电材料填充该第一开口以形成与该第一源极/漏极结构接触的一第一下部触点；/n在该第一下部触点上方形成一或多个第二绝缘层；/n在该一或多个第二绝缘层中形成一第二开口以至少部分暴露该第一下部触点；/n在该第二开口的一内侧面的至少一部分上形成一第一衬垫层；以及/n用一第二导电材料填充该第二开口以形成与该第一下部触点接触的一第一上部触点，在该第一上部触点与该第一下部触点之间不插入该第一衬垫层。/n

【技术特征摘要】
20181130 US 62/773,941;20191120 US 16/689,4461.一种制造半导体元件的方法，其特征在于，该方法包含：
在一基板上方形成一第一源极/漏极结构；
在该第一源极/漏极结构上方形成一或多个第一绝缘层；
在该一或多个第一绝缘层中形成一第一开口；
用一第一导电材料填充该第一开口以形成与该第一源极/漏极结构接触的一第一下部触点；
在该第一下部触点上方形成一或多个第二绝缘层；
在该一或多个第二绝缘层中形成一第二开口以至少部分暴露该第一下部触点；
在该第二开口的一内侧面的至少一部分上形成一第一衬垫层；以及
用一第二导电材料填充该第二开口以形成与该第一下部触点接触的一第一上部触点，在该第一上部触点与该第一下部触点之间不插入该第一衬垫层。


2.根据权利要求1所述的方法，其特征在于，其中该第一衬垫层在该第二开口的一上部上形成，并且该第一上部触点在该第二开口的一下部处与该一或多个第二绝缘层接触。


3.根据权利要求1所述的方法，其特征在于，其中该一或多个第二绝缘层包括含有Ge及Sn的至少一者的氧化硅。


4.根据权利要求1所述的方法，其特征在于，其中该一或多个第一绝缘层包括由一基于氮化硅的材料制成的一第一蚀刻终止层以及在该第一蚀刻终止层上设置的由一基于氧化硅的材料制成的一第一层间介电层。


5.根据权利要求4所述的方法，其特征在于，其中该一或多个第二绝缘层包括由一基于氮化硅的材料制成的一第二蚀刻终止层以及在该第二蚀刻终止层上设置的由一基于氧化硅的材料制成的一第二层间介电层。


6.根据权利要求1所述的方法，其特征在于，还包含：
在该基板上方形成一第一栅极结构，该第一栅极结构包括一第一栅电极以及在该第一栅...

【专利技术属性】
技术研发人员：陈皇魁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71