半导体器件的制作方法和半导体器件技术

本申请提供了一种半导体器件的制作方法和半导体器件。该方法包括：提供具有绝缘介质层的基底；在绝缘介质层的表面上形成金属连线层；至少刻蚀去除部分金属连线层，至少在金属连线层中形成多个填充槽，填充槽的两侧具有金属连线部；在填充槽的至少部分中填充介质，形成介质部。该方法通过先沉积后刻蚀形成金属连线部，由于沉积的宽度尺寸相对较大，所以该沉积的过程中不容易产生孔洞且形成的结构层较为致密。因此，相比于现有技术在凹槽中填充金属形成金属连线部，该方式减少了金属连线部产生孔洞的概率，进而提高电迁移率，从而提升器件的性能。

Fabrication methods and semiconductor devices of semiconductor devices

【技术实现步骤摘要】
半导体器件的制作方法和半导体器件
本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法和半导体器件。
技术介绍
现有技术中，半导体器件中金属线的形成工艺一般包括：一般先在基底上设置隔离介质层，然后刻蚀隔离介质层和基底的绝缘介质层，形成凹槽，然后再在凹槽中填充金属，形成金属线。但是随着器件的制程层数的成倍增加，金属线的间隔越来越小，使得填充工艺越来越难，很容易产生孔洞，降低了电迁移率，导致器件性能较差甚至失效。具体地，在三维存储器(3DNAND)中，空隙会导致器件的电阻电容(RC)延迟指数性变差，进而导致器件的响应速度变慢。在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
技术实现思路
本申请的主要目的在于提供一种半导体器件的制作方法和半导体器件，以解决现有技术中的填充工艺形成金属连线部容易产生孔洞的问题。为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该方法包括：提供具有绝缘介质层的基底；在所述绝缘介质层的表面上形成金属连线层；至少刻蚀去除部分所述金属连线层，至少在所述金属连线层中形成多个填充槽，所述填充槽的两侧具有金属连线部；在所述填充槽的至少部分中填充介质，形成介质部。进一步地，至少刻蚀去除部分所述金属连线层，至少在所述金属连线层中形成多个填充槽，包括：依次去除部分所述绝缘介质层和所述金属连线层，在所述绝缘介质层和所述金属连线层中形成多个所述填充槽。进一步地，在形成多个间隔的金属连线部之后，在形成介质部之前，所述制作方法还包括：至少在所述填充槽的内壁上形成阻挡层，在所述填充槽的至少部分中填充介质，形成介质部，包括：在所述填充槽的剩余部分中填充介质，形成所述介质部。进一步地，在所述填充槽的至少部分中填充介质，形成介质部，包括：至少在所述填充槽的上方形成封顶层，所述封顶层和所述填充槽的内壁形成封闭空间，所述封闭空间中具有空气。进一步地，至少在所述填充槽的剩余部分中形成封顶层，包括：在所述填充槽的剩余部分中以及所述填充槽两侧的所述金属连线部上形成所述封顶层。进一步地，所述封顶层的材料包括硅氧化合物和/或硅氮化合物。进一步地，所述金属连线层的材料包括铜、钨、钴、钌、钼、锇和铱中的至少一种。为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，包括：具有绝缘介质层的基底；多个金属连线部，所述金属连线部位于所述绝缘介质层上，任意两个所述金属连线部之间具有间隔，至少部分所述间隔形成填充槽，所述金属连线部为通过刻蚀形成的；介质部，位于所述填充槽的至少部分中进一步地，所述绝缘介质层中具有多个凹槽，所述金属连线部位于凹槽两侧的所述绝缘介质层上，所述间隔位于所述凹槽上方且所述间隔的至少部分和所述凹槽的至少部分形成所述填充槽。进一步地，所述半导体器件还包括：阻挡层，至少位于所述金属连线部的侧壁和所述介质部之间。进一步地，所述介质部包括：空气，位于所述填充槽内；封顶层，与所述填充槽内壁形成封闭空间，所述空气位于所述封闭空间内。进一步地，所述封顶层的材料包括硅氧化合物和/或硅氮化合物。应用本申请的技术方案，上述制作方法中，首先在具有绝缘介质层的基底形成金属连线层，然后通过刻蚀至少在金属连线层中形成多个填充槽，使得填充槽的两侧分别具有一个金属连线部，最后在填充槽的至少部分中填充介质，形成介质部。该方法通过先沉积后刻蚀形成金属连线部，由于沉积的宽度尺寸相对较大，所以该沉积的过程中不容易产生孔洞且形成的结构层较为致密。因此，相比于现有技术在凹槽中填充金属形成金属连线部，该方式减少了金属连线部产生孔洞的概率，进而提高电迁移率，从而提升器件的性能，例如，将该方法应用在3DNAND闪存的位线形成过程中，可以减少产生孔洞的概率，提高了器件的RC延迟指数性，进而提高了导致器件的响应速度。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了根据本申请的一种实施例的半导体器件的制作方法的流程图；图2示出了根据本申请的一种实施例的包括绝缘介质层的基底的示意图；图3示出了在图2的绝缘介质层的表面形成金属连线层的示意图；图4示出了刻蚀去除图3的结构中部分绝缘介质层和金属连线层形成填充槽的示意图；图5示出了在图4的结构中形成阻挡层的示意图；以及图6示出了在图5的结构中形成封顶层的示意图。其中，上述附图包括以下附图标记：10、基底；11、绝缘介质层；20、金属连线层；21、金属连线部；30、填充槽；40、阻挡层；50、封顶层；60、封闭空间。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。正如
技术介绍
中所说的，现有技术中的填充工艺形成的金属连线部容易产生孔洞，为了解决上述的技术问题，本申请的一种典型的实施方式中，提供了一种半导体器件的制作方法和半导体器件。根据本申请的实施例，提供了一种半导体器件的制作方法，如图1所示，上述制作方法包括以下步骤：步骤S101，提供具有绝缘介质层11的基底10，如图2所示；步骤S102，在上述绝缘介质层11的表面上形成金属连线层20，如图3所示；步骤S103，至少刻蚀去除部分上述金属连线层20，至少在上述金属连线层20中形成多个填充槽30，上述填充槽30的两侧具有金属连线部21，如图4所示；步骤S104，在上述填充槽30的至少部分中填充介质，形成介质部，如图6所示。上述制作方法中，首先在具有绝缘介质层的基底形成金属连线层，然后通过刻蚀至少在金属连线层中形成多个填充槽，使得填充槽的两侧分别具有一个金属连线部，最后在填充槽的至少部分中填充介质，形成介质部。该方法通过先沉积后刻蚀形成金属连线部，由于沉积的宽度尺寸相对较大，所以该沉积的过程中不容易产生孔洞且形成的结构层较为致密。因此，相比于现有技术在凹槽中填充金属形成金属本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：/n提供具有绝缘介质层的基底；/n在所述绝缘介质层的表面上形成金属连线层；/n至少刻蚀去除部分所述金属连线层，至少在所述金属连线层中形成多个填充槽，所述填充槽的两侧具有金属连线部；/n在所述填充槽的至少部分中填充介质，形成介质部。/n

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：
提供具有绝缘介质层的基底；
在所述绝缘介质层的表面上形成金属连线层；
至少刻蚀去除部分所述金属连线层，至少在所述金属连线层中形成多个填充槽，所述填充槽的两侧具有金属连线部；
在所述填充槽的至少部分中填充介质，形成介质部。


2.根据权利要求1所述的制作方法，其特征在于，至少刻蚀去除部分所述金属连线层，至少在所述金属连线层中形成多个填充槽，包括：
依次去除部分所述绝缘介质层和所述金属连线层，在所述绝缘介质层和所述金属连线层中形成多个所述填充槽。


3.根据权利要求1所述的制作方法，其特征在于，
在形成多个间隔的金属连线部之后，在形成介质部之前，所述制作方法还包括：
至少在所述填充槽的内壁上形成阻挡层，
在所述填充槽的至少部分中填充介质，形成介质部，包括：
在所述填充槽的剩余部分中填充介质，形成所述介质部。


4.根据权利要求1所述的制作方法，其特征在于，在所述填充槽的至少部分中填充介质，形成介质部，包括：
至少在所述填充槽的上方形成封顶层，所述封顶层和所述填充槽的内壁形成封闭空间，所述封闭空间中具有空气。


5.根据权利要求4所述的制作方法，其特征在于，至少在所述填充槽的剩余部分中形成封顶层，包括：
在所述填充槽的剩余部分中以及所述填充槽两侧的所述金属连线部上形成所述封顶...

【专利技术属性】
技术研发人员：左明光，朱宏斌，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42