半导体结构及其形成方法技术

本公开涉及半导体结构及其形成方法，提供了垂直内连线结构及其形成方法。可以通过用导电材料层部分填充穿过一个或多个介电层的第一开口来形成垂直内连线结构。于介电层中形成第二开口，使得在部分填充导电材料层后的第一开口的深度接近第二开口的深度。然后可以同时填充第一开口及第二开口的剩余部分。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体技术，特别涉及一种垂直内连线部件及其形成方法。
技术介绍
半导体产业通过半导体技术的创新，不断增加集成电路(ICs)中电子组件(例如晶体管、二极管、电阻器、及电容器)及内连线部件(例如接点、导孔、及导线)的密度，上述的创新例如多重图案化以减少线条、空间、及孔洞的最小特征尺寸；三维晶体管(例如，鳍式场效晶体管(FinFET))及更高数量的内连线层。将半导体装置微缩化至较小尺寸可增加主动电子组件的本征(intrinsic)速度及封装密度。通过在设计主动元件方面取得的进步可以达到减少内连线层的特征尺寸，同时增加内连线部件的密度，来实现集成电路的更高性能及更大功能，同时通过创新的结构、材料、及制程技术来限制随之而来的寄生电阻及电容的上升。
技术实现思路
一种形成半导体结构的方法，此方法包括：于基板上形成第一介电层；于第一介电层中形成第一导电部件，第一导电部件电性连接至第一导电区；形成第二介电层于第一介电层及第一导电部件之上；延伸穿过第一介电层及第二介电层形成第一开口，暴露第二导电区；本文档来自技高网...

【技术保护点】
1.一种形成半导体结构的方法，该方法包括：/n于一基板上形成一第一介电层；/n于该第一介电层中形成一第一导电部件，该第一导电部件电性连接至一第一导电区；/n形成一第二介电层于该第一介电层及该第一导电部件之上；/n延伸穿过该第一介电层及该第二介电层形成一第一开口，暴露一第二导电区；/n于该第一开口中形成一第一导电材料；/n在该第一开口中的该第一导电材料之上形成一第二导电材料；/n形成一图案化遮罩于该第二介电层之上，该图案化遮罩覆盖该第一开口以及暴露垂直于该第一导电部件之上的该第二介电层的一区域；/n使用该图案化遮罩作为一遮罩，于该第二介电层中形成一第二开口，该第二开口暴露该第一导电部件的一部分；...

【技术特征摘要】
20181129 US 62/772,950;20190510 US 16/408,5841.一种形成半导体结构的方法，该方法包括：
于一基板上形成一第一介电层；
于该第一介电层中形成一第一导电部件，该第一导电部件电性连接至一第一导电区；
形成一第二介电层于该第一介电层及该第一导电部件之上；
延伸穿过该第一介电层及该第二介电层形成一第一开口，暴露一第二...

【专利技术属性】
技术研发人员：黄柏瑜，林诗哲，王朝勋，赵高毅，王美匀，张峰瑜，林睿哲，高承远，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71