导电互连线的制造方法技术

本发明专利技术提供了一种导电互连线的制造方法，在具有导电插塞的第一层间介质层上形成第二层间介质层和图案化的光阻层之后，以所述图案化的光阻层为掩膜，刻蚀去除部分厚度的所述第二层间介质层来形成相应的第一沟槽；接着，去除所述图案化的光阻层，并形成填充所述第一沟槽的硬掩膜层，该硬掩膜层嵌入在第二层间介质层中并能够定义导电互连线之间的间隔区域；然后，以所述硬掩膜层为掩膜，刻蚀所述第二层间介质层以形成第二沟槽；最后，形成填充在所述第二沟槽中并与相应的所述导电插塞的顶部相接触的导电互连线。本方案能够有效通过硬掩膜层，精准且有效地控制形成的导电互连线之间的间隙宽度，避免了导电互连线条桥接的问题。

Manufacturing method of conducting interconnects

【技术实现步骤摘要】
导电互连线的制造方法
本专利技术涉及集成电路制造
，特别涉及一种导电互连线的制造方法。
技术介绍
在半导体器件的后段制程(BackEndofLine，BEOL)中，需要在半导体器件层之上形成若干层金属互连线以及连接不同层的金属互连线之间的接触插塞，以将半导体器件的电极引出。随着半导体技术的不断发展，半导体器件的关键尺寸(CD)不断微缩，金属互连线越来越细，金属互连线之间的间隙越来越小。用于定义金属互连线的光阻在曝光时，如果光阻线条相对较细，而其周围的透光区的面积相对较大时，因光刻机的光刻极限的限制，实际曝光后的光阻线条会发生变形失真(例如出现线条收缩(shrink)而变细变薄以及光阻开口的顶部桥接(bridge)等)的问题，而基于该曝光后的光阻图形形成的金属互连线就会存在桥接(bridge)等问题。具体地，现有的后段制程中形成某层金属互连线的过程如下：首先，请参考图1A，在一具有下层导电插塞101的第一层间介质层100上依次形成刻蚀停止层102、第二层间介质层103以及硬掩膜层104，并在硬掩膜层104的表面上通过光阻层涂本文档来自技高网...

【技术保护点】
1.一种导电互连线的制造方法，其特征在于，包括：/n提供一衬底，所述衬底上形成有第一层间介质层，所述第一层间介质层中镶嵌有至少一个导电插塞，所述第一层间介质层上覆盖有第二层间介质层；/n形成图案化的光阻层于所述第二层间介质层上，且所述图案化的光阻层具有多个光阻线条以及位于相邻光阻线条之间的光阻开口；/n以所述图案化的光阻层为掩膜，刻蚀去除部分厚度的所述第二层间介质层，以在所述第二层间介质层中形成第一沟槽；/n去除所述图案化的光阻层，并形成填充所述第一沟槽的硬掩膜层；/n以所述硬掩膜层为掩膜，刻蚀所述第二层间介质层至暴露出所述第一层间介质层中的所述导电插塞的顶部，以形成第二沟槽；以及，/n填充导...

【技术特征摘要】
1.一种导电互连线的制造方法，其特征在于，包括：
提供一衬底，所述衬底上形成有第一层间介质层，所述第一层间介质层中镶嵌有至少一个导电插塞，所述第一层间介质层上覆盖有第二层间介质层；
形成图案化的光阻层于所述第二层间介质层上，且所述图案化的光阻层具有多个光阻线条以及位于相邻光阻线条之间的光阻开口；
以所述图案化的光阻层为掩膜，刻蚀去除部分厚度的所述第二层间介质层，以在所述第二层间介质层中形成第一沟槽；
去除所述图案化的光阻层，并形成填充所述第一沟槽的硬掩膜层；
以所述硬掩膜层为掩膜，刻蚀所述第二层间介质层至暴露出所述第一层间介质层中的所述导电插塞的顶部，以形成第二沟槽；以及，
填充导电材料于所述第二沟槽中并对所述导电材料进行顶部平坦化，以形成与相应的所述导电插塞的顶部相接触的导电互连线。


2.如权利要求1所述的导电互连线的制造方法，其特征在于，在形成第二层间介质层覆盖于所述第一层间介质层上之前，先形成刻蚀停止层于所述第一层间介质层上，所述第二层间介质层覆盖于所述刻蚀停止层上。


3.如权利要求2所述的导电互连线的制造方法，其特征在于，刻蚀所述第二层间介质层和所述刻蚀停止层并暴露出所述导电插塞的顶部，以形成所述第二沟槽。


4.如权利要求1所述的导电互连线的制造方法，其特征在于，形成图案化的光阻层于所述第二层间介质层上的步骤包括：
涂覆负性光阻材料于所述第二层间介质层上；以及，
采用第一光罩，对所述负性光阻材料进行曝光和显影，以形成所述图案化的光阻层。


5.如权利要求1所述的导电互连线的制造方法，其特征在于，形成图案化的光阻层于所述第二层间介质层上的步骤包括：
涂覆正性光阻材料于所述第二层间介质层上；以及，
采用第二光罩，对所...

【专利技术属性】
技术研发人员：张傲峰，李建财，陈世昌，王建智，
申请(专利权)人：合肥晶合集成电路有限公司，
类型：发明
国别省市：安徽;34