导电互连线的制造方法技术

本发明专利技术提供了一种导电互连线的制造方法，在具有导电插塞的第一层间介质层上形成第二层间介质层和图案化的光阻层之后，以所述图案化的光阻层为掩膜，刻蚀去除部分厚度的所述第二层间介质层来形成相应的第一沟槽；接着，去除所述图案化的光阻层，并形成填充所述第一沟槽的硬掩膜层，该硬掩膜层嵌入在第二层间介质层中并能够定义导电互连线之间的间隔区域；然后，以所述硬掩膜层为掩膜，刻蚀所述第二层间介质层以形成第二沟槽；最后，形成填充在所述第二沟槽中并与相应的所述导电插塞的顶部相接触的导电互连线。本方案能够有效通过硬掩膜层，精准且有效地控制形成的导电互连线之间的间隙宽度，避免了导电互连线条桥接的问题。

Manufacturing method of conducting interconnects

【技术实现步骤摘要】
导电互连线的制造方法
本专利技术涉及集成电路制造
，特别涉及一种导电互连线的制造方法。
技术介绍
在半导体器件的后段制程(BackEndofLine，BEOL)中，需要在半导体器件层之上形成若干层金属互连线以及连接不同层的金属互连线之间的接触插塞，以将半导体器件的电极引出。随着半导体技术的不断发展，半导体器件的关键尺寸(CD)不断微缩，金属互连线越来越细，金属互连线之间的间隙越来越小。用于定义金属互连线的光阻在曝光时，如果光阻线条相对较细，而其周围的透光区的面积相对较大时，因光刻机的光刻极限的限制，实际曝光后的光阻线条会发生变形失真(例如出现线条收缩(shrink)而变细变薄以及光阻开口的顶部桥接(bridge)等)的问题，而基于该曝光后的光阻图形形成的金属互连线就会存在桥接(bridge)等问题。具体地，现有的后段制程中形成某层金属互连线的过程如下：首先，请参考图1A，在一具有下层导电插塞101的第一层间介质层100上依次形成刻蚀停止层102、第二层间介质层103以及硬掩膜层104，并在硬掩膜层104的表面上通过光阻层涂覆、曝光、显影等光刻工艺，形成图案化的光阻层105，该图案化的光阻层105中具有用于定义待形成的金属互连线的位置和线宽的开口105b以及用于定义待形成的金属互连线之间的间隙的位置和线宽的光阻线条105a，开口105b与下层导电插塞101对准。当曝光后需要的开口105b的线宽大于所需要的光阻线条105a的线宽时，光刻机台的光刻极限会导致实际曝光后的某些光阻线条105a收缩(shrink，即实际获得光阻线条105a的线宽和高度分别小于理想曝光后的线宽和高度)，此时该收缩的光阻线条105a周围的开口105b就会出现桥接(即顶部连通)现象。接着，请参考图1B，以图案化的光阻层105为掩膜，刻蚀硬掩膜层104，以将光阻层105中的图案转移到硬掩膜层104，之后可以去除光阻层105，此时，光阻层105中的图案所存在的问题会传递到硬掩膜层104中，导致硬掩膜层104中相应的线条104a出现收缩以及相应的开口出现桥接等问题，硬掩膜层104中存在的这些问题甚至会因工艺误差的存在而比光阻层105中更加严重。然后，请参考图1C，以硬掩膜层104为掩膜，通过自对准(self-align)刻蚀的方式，继续向下刻蚀，直至暴露出第一层间介质层100中的接触插塞101的表面，以形成相应的沟槽103b。此时，由于硬掩膜层104中的图案存在线条收缩、开口桥接的问题，因此当硬掩膜层104中的图案传递到第二层间介质层103中时，很可能会导致第二层间介质层103存在不必要的损伤，产生线条103a收缩的问题，进而使得形成的沟槽103b桥接。请参考图1D和1E，通过电镀、沉积等工艺向沟槽103b中填充金属106，直至金属106填满沟槽103b，并对填充的金属106进行化学机械研磨(CMP)，使其顶面平坦化，硬掩膜层104被一并去除，直至暴露出层间介质层103的顶部，由此形成具有层间介质层103隔绝的金属互连线106a。此时，由于第二层间介质层103中的某些沟槽103b的侧壁顶部高度降低，因此金属互连线106a之间的层间介质层103的线宽和高度均过小，从而导致金属互连线106a之间会存在桥接问题106b(如图1E和1F中所示)，这对产品性能有着致命性的影响。
技术实现思路
本专利技术的目的在于提供一种导电互连线的制造方法，以解决导电互连线之间桥接的问题。为解决上述技术问题，本专利技术提供一种导电互连线的制造方法，包括：提供一衬底，所述衬底上形成有第一层间介质层，所述第一层间介质层中镶嵌有至少一个导电插塞，所述第一层间介质层上覆盖有第二层间介质层；形成图案化的光阻层于所述第二层间介质层上，且所述图案化的光阻层具有多个光阻线条以及位于相邻光阻线条之间的光阻开口；以所述图案化的光阻层为掩膜，刻蚀去除部分厚度的所述第二层间介质层，以在所述第二层间介质层中形成第一沟槽；去除所述图案化的光阻层，并形成填充所述第一沟槽的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述第二层间介质层至暴露出所述第一层间介质层中的所述导电插塞的顶部，以形成第二沟槽；以及，填充导电材料于所述第二沟槽中并对所述导电材料进行顶部平坦化，以形成与相应的所述导电插塞的顶部相接触的导电互连线。可选地，在形成第二层间介质层覆盖于所述第一层间介质层上之前，先形成刻蚀停止层于所述第一层间介质层上，所述第二层间介质层覆盖于所述刻蚀停止层上。可选地，刻蚀所述第二层间介质层和所述刻蚀停止层并暴露出所述导电插塞的顶部，以形成所述第二沟槽。可选地，形成图案化的光阻层于所述第二层间介质层上的步骤包括：涂覆负性光阻材料于所述第二层间介质层上；以及，采用第一光罩，对所述负性光阻材料进行曝光和显影，以形成所述图案化的光阻层。可选地，形成图案化的光阻层于所述第二层间介质层上的步骤包括：涂覆正性光阻材料于所述第二层间介质层上；以及，采用第二光罩，对所述正性光阻材料进行曝光和显影，以形成所述图案化的光阻层。可选地，形成填充所述第一沟槽的硬掩膜层的步骤包括：将硬掩膜材料通过电镀、化学镀或者气相沉积工艺覆盖于所述第二层间介质层和所述第一沟槽上；以及，对所述硬掩膜材料进行化学机械研磨，直至暴露出所述第二层间介质层的顶部，以形成位于所述第一沟槽中的硬掩膜层，其中所述第一沟槽中的硬掩膜层的顶部与所述第二层间介质层的顶部齐平。可选地，所述第一层间介质层和所述第二层间介质层的材料分别包括氧化硅、氮化硅、氮氧化硅和介电常数K低于3.9的低K介质中的至少一种；所述导电互连线的材料包括钨、铝、银、铬、钼、镍、钯、铂、钛、钽、铜、多晶硅、金属硅化物中的至少一种；所述硬掩膜层的材料包括钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、氮化钨、氮化硅、氮氧化硅中的至少一种。可选地，对所述导电材料进行顶部平坦化至暴露出所述第二层间介质层的表面，以在形成所述导电互连线的同时一并去除所述硬掩膜层。可选地，对所述导电材料进行顶部平坦化至暴露出所述硬掩膜层的表面。基于同一专利技术构思，本专利技术还提供一种导电互连线，采用本专利技术所述的导电互连线的制造方法制得；其中，一衬底表面上依次覆盖有第一层间介质层和第二层间介质层，所述第一层间介质层中镶嵌有至少一个导电插塞，所述第二层间介质层中形成有多个第二沟槽，且至少部分第二沟槽暴露出相应的所述导电插塞的顶部，所述导电互连线填充在所述第二沟槽中并与相应的所述导电插塞的顶部相接触。与现有技术相比，本专利技术的技术方案具有以下有益效果：1、本专利技术的制造方法中，在具有导电插塞的第一层间介质层上形成第二层间介质层之后，在形成第二层间介质层上图案化的光阻层，该图案化的光阻层中的图案相对现有技术反转；以所述图案化的光阻层为掩膜，刻蚀去除部分厚度的所述第二层间介质层来形成相应的第一沟槽；接着，去除所述图案化的光阻层，并形成填充所述第一沟槽的硬掩膜层，本文档来自技高网...

【技术保护点】
1.一种导电互连线的制造方法，其特征在于，包括：/n提供一衬底，所述衬底上形成有第一层间介质层，所述第一层间介质层中镶嵌有至少一个导电插塞，所述第一层间介质层上覆盖有第二层间介质层；/n形成图案化的光阻层于所述第二层间介质层上，且所述图案化的光阻层具有多个光阻线条以及位于相邻光阻线条之间的光阻开口；/n以所述图案化的光阻层为掩膜，刻蚀去除部分厚度的所述第二层间介质层，以在所述第二层间介质层中形成第一沟槽；/n去除所述图案化的光阻层，并形成填充所述第一沟槽的硬掩膜层；/n以所述硬掩膜层为掩膜，刻蚀所述第二层间介质层至暴露出所述第一层间介质层中的所述导电插塞的顶部，以形成第二沟槽；以及，/n填充导电材料于所述第二沟槽中并对所述导电材料进行顶部平坦化，以形成与相应的所述导电插塞的顶部相接触的导电互连线。/n

【技术特征摘要】
1.一种导电互连线的制造方法，其特征在于，包括：
提供一衬底，所述衬底上形成有第一层间介质层，所述第一层间介质层中镶嵌有至少一个导电插塞，所述第一层间介质层上覆盖有第二层间介质层；
形成图案化的光阻层于所述第二层间介质层上，且所述图案化的光阻层具有多个光阻线条以及位于相邻光阻线条之间的光阻开口；
以所述图案化的光阻层为掩膜，刻蚀去除部分厚度的所述第二层间介质层，以在所述第二层间介质层中形成第一沟槽；
去除所述图案化的光阻层，并形成填充所述第一沟槽的硬掩膜层；
以所述硬掩膜层为掩膜，刻蚀所述第二层间介质层至暴露出所述第一层间介质层中的所述导电插塞的顶部，以形成第二沟槽；以及，
填充导电材料于所述第二沟槽中并对所述导电材料进行顶部平坦化，以形成与相应的所述导电插塞的顶部相接触的导电互连线。


2.如权利要求1所述的导电互连线的制造方法，其特征在于，在形成第二层间介质层覆盖于所述第一层间介质层上之前，先形成刻蚀停止层于所述第一层间介质层上，所述第二层间介质层覆盖于所述刻蚀停止层上。


3.如权利要求2所述的导电互连线的制造方法，其特征在于，刻蚀所述第二层间介质层和所述刻蚀停止层并暴露出所述导电插塞的顶部，以形成所述第二沟槽。


4.如权利要求1所述的导电互连线的制造方法，其特征在于，形成图案化的光阻层于所述第二层间介质层上的步骤包括：
涂覆负性光阻材料于所述第二层间介质层上；以及，
采用第一光罩，对所述负性光阻材料进行曝光和显影，以形成所述图案化的光阻层。


5.如权利要求1所述的导电互连线的制造方法，其特征在于，形成图案化的光阻层于所述第二层间介质层上的步骤包括：
涂覆正性光阻材料于所述第二层间介质层上；以及，
采用第二光罩，对所...

【专利技术属性】
技术研发人员：张傲峰，李建财，陈世昌，王建智，
申请(专利权)人：合肥晶合集成电路有限公司，
类型：发明
国别省市：安徽;34