浅沟槽隔离结构的制备方法技术

本发明专利技术提供一种浅沟槽隔离结构的制备方法，包括：提供一衬底，所述衬底上形成有硬掩膜层。采用干法刻蚀工艺刻蚀所述硬掩膜层以形成图形化的硬掩膜层。以所述图形化的硬掩膜层为掩膜，采用干法刻蚀工艺刻蚀所述衬底，以在所述衬底中形成沟槽。对所述沟槽执行填充工艺，以在所述沟槽中形成浅沟槽隔离结构。其中，由于在刻蚀所述衬底时会不可避免的刻蚀到所述硬掩膜层，易造成削角问题。因此，在刻蚀所述衬底时采用的刻蚀气体对所述硬掩膜层的刻蚀速率低于刻蚀所述硬掩膜层时采用的刻蚀气体对所述硬掩膜层的刻蚀速率，以使在刻蚀所述衬底时，降低刻蚀气体对硬掩膜层的影响，从而能够缓解削角问题，提高所述浅沟槽隔离结构整体轮廓尺寸的精准度。

Preparation method of shallow groove isolation structure

【技术实现步骤摘要】
浅沟槽隔离结构的制备方法
本专利技术涉及半导体制造
，特别涉及一种浅沟槽隔离结构的制备方法。
技术介绍
随着集成电路的发展，现代的CMOS芯片通常在一块普通的硅衬底材料上集成数以百万计的有源器件(例如NMOS晶体管和PMOS晶体管)，然后通过特定的连接实现各种复杂的逻辑功能或模拟功能，而除了这些特定的功能以外，在电路的设计过程中，通常假设不同的器件之间一般是没有其他的互相影响的。因此在集成电路制造中必须能够把器件隔离开来，这就需要隔离技术。随着器件向深亚微米发展，隔离技术由局部氧化(LocalOxidationofSilicon，LOCOS)工艺发展成为浅沟槽隔离(ShallowTrenchIsolation，STI)技术，其所形成的浅沟槽隔离结构能有效保证N型和P型掺杂区域彻底隔断。通常，先对半导体衬底进行热氧化形成缓冲层，再沉积氮化硅层作为硬掩膜层。硬掩膜层上一般会加入正硅酸乙酯(TEOS)来保证后续刻蚀过程中工艺窗口的轮廓。然后利用光刻和刻蚀形成隔离槽，再填充绝缘介质。最后，去掉缓冲层和氮化硅层，形成浅沟槽隔离结构。但随着关本文档来自技高网...

【技术保护点】
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：/n提供一衬底，所述衬底上形成有硬掩膜层；/n采用干法刻蚀工艺刻蚀所述硬掩膜层以形成图形化的硬掩膜层；/n以所述图形化的硬掩膜层为掩膜，采用干法刻蚀工艺刻蚀所述衬底，以在所述衬底中形成沟槽；/n对所述沟槽执行填充工艺，以在所述沟槽中形成浅沟槽隔离结构；/n其中，刻蚀所述衬底时采用的刻蚀气体对所述硬掩膜层的刻蚀速率低于刻蚀所述硬掩膜层时采用的刻蚀气体对所述硬掩膜层的刻蚀速率。/n

【技术特征摘要】
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：
提供一衬底，所述衬底上形成有硬掩膜层；
采用干法刻蚀工艺刻蚀所述硬掩膜层以形成图形化的硬掩膜层；
以所述图形化的硬掩膜层为掩膜，采用干法刻蚀工艺刻蚀所述衬底，以在所述衬底中形成沟槽；
对所述沟槽执行填充工艺，以在所述沟槽中形成浅沟槽隔离结构；
其中，刻蚀所述衬底时采用的刻蚀气体对所述硬掩膜层的刻蚀速率低于刻蚀所述硬掩膜层时采用的刻蚀气体对所述硬掩膜层的刻蚀速率。


2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述衬底包括半导体基底以及形成于所述半导体基底上的浮栅层，刻蚀所述衬底包括刻蚀所述浮栅层以及所述半导体基底，在刻蚀所述浮栅层时，通入的所述刻蚀气体包括90％溴化氢、6％氯气和4％氧气；其中，所述刻蚀气体压强的取值范围为10mT～20mT；气体流量的取值范围为60sccm～150sccm；刻蚀时间的取值范围为30s～60s。


3.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，所述半导体基底和所述浮栅层之间还形成有氧化层。


4.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，在刻蚀所述半导体基底和所述氧化层时，通入的所述刻蚀气体包括四氟化碳；其中，所述刻蚀气体压强的取值范围为5mT～10mT；气体流量的取值范围为50sccm～100sccm；刻蚀时间的取值范围为15s～25s。


5.根据权...

【专利技术属性】
技术研发人员：戴鸿冉，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31