制造竖直存储器装置的方法制造方法及图纸

在制造竖直存储器装置的方法中，包括氮化物的第一牺牲层形成在衬底上。在第一牺牲层上形成模具，模具包括交替且重复堆叠的绝缘层和第二牺牲层。绝缘层和第二牺牲层分别包括第一氧化物和第二氧化物。穿过模具和第一牺牲层形成沟道。穿过模具和第一牺牲层形成开口以暴露出衬底的上表面。通过开口去除第一牺牲层，以形成第一间隙。形成沟道连接图案以填充第一间隙。将第二牺牲层替换为栅电极。

Method of manufacturing vertical memory device

【技术实现步骤摘要】
制造竖直存储器装置的方法相关申请的交叉引用本申请要求于2018年11月27日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2018-0148338的优先权，该申请的内容以引用方式全文并入本文中。
本专利技术构思涉及一种制造竖直存储器装置的方法。
技术介绍
为了在VNAND闪速存储器装置中将沟道连接至衬底上，可通过模具形成沟道孔以暴露出衬底的上表面，模具包括交替地堆叠在衬底上的绝缘层和牺牲层。可利用衬底的暴露的上表面作为种子执行选择性外延生长(SEG)工艺以形成半导体图案，并且可在半导体图案上形成沟道。然而，半导体图案可具有特性分布，例如高度分布，并且尤其在可在存储器单元阵列下方形成电路图案的COP结构中，可使用多晶硅层作为种子在电路图案上执行SEG工艺，从而均匀地形成半导体图案可能并不容易。
技术实现思路
示例实施例提供了一种制造具有改进的特性的竖直存储器装置的方法。根据本专利技术构思的一些实施例，提供了一种制造竖直存储器装置的方法。在该方法中，包括氮化物的第一牺牲层可形成在衬底上。可在第本文档来自技高网...

【技术保护点】
1.一种制造竖直存储器装置的方法，所述方法包括：/n在衬底上形成第一牺牲层，其中所述第一牺牲层包括氮化物；/n在所述第一牺牲层上形成模具，所述模具包括交替且重复堆叠的绝缘层和第二牺牲层，其中所述绝缘层和所述第二牺牲层分别包括第一氧化物和第二氧化物；/n形成穿过所述模具和所述第一牺牲层的沟道；/n形成穿过所述模具和所述第一牺牲层以暴露出所述衬底的上表面的开口；/n通过所述开口去除所述第一牺牲层，以形成第一间隙；/n在所述第一间隙中形成沟道连接图案；以及/n将所述第二牺牲层替换为栅电极。/n

【技术特征摘要】
20181127 KR 10-2018-01483381.一种制造竖直存储器装置的方法，所述方法包括：
在衬底上形成第一牺牲层，其中所述第一牺牲层包括氮化物；
在所述第一牺牲层上形成模具，所述模具包括交替且重复堆叠的绝缘层和第二牺牲层，其中所述绝缘层和所述第二牺牲层分别包括第一氧化物和第二氧化物；
形成穿过所述模具和所述第一牺牲层的沟道；
形成穿过所述模具和所述第一牺牲层以暴露出所述衬底的上表面的开口；
通过所述开口去除所述第一牺牲层，以形成第一间隙；
在所述第一间隙中形成沟道连接图案；以及
将所述第二牺牲层替换为栅电极。


2.根据权利要求1所述的方法，
其中，所述绝缘层包括氧化硅，并且
其中，所述第二牺牲层包括氧化锗或者掺有锗的氧化硅。


3.根据权利要求1所述的方法，其中，所述第一牺牲层包括氮化硅。


4.根据权利要求1所述的方法，其中，形成所述沟道连接图案包括：
在所述第一间隙中和所述开口的侧壁上形成沟道连接层；以及
去除所述开口中的所述沟道连接层的一部分。


5.根据权利要求1所述的方法，其中，所述沟道连接图案包括掺有杂质的多晶硅。


6.根据权利要求1所述的方法，还包括：
在形成所述沟道之后，在所述沟道的外侧壁上形成电荷存储结构，
在去除所述第一牺牲层之后，去除所述电荷存储结构的通过所述第一间隙暴露的部分。


7.根据权利要求6所述的方法，其中，所述电荷存储结构包括按次序堆叠在所述沟道的外侧壁上的隧道绝缘图案、电荷存储图案和阻挡图案。


8.根据权利要求7所述的方法，
其中，所述隧道绝缘图案和所述阻挡图案包括氧化硅，并且
其中，所述电荷存储图案包括氮化硅。


9.根据权利要求1所述的方法，还包括：
形成支承图案，所述支承图案的上表面与所述第一牺牲层的上表面共面，
其中，所述支承图案包括与所述第一牺牲层不同的材料。


10.根据权利要求9所述的方法，还包括：
在形成所述模具之前，在所述第一牺牲层和所述支承图案上形成支承层。


11.根据权利要求10所述的方法，其中，所述支承层包括未掺杂或掺杂的多晶硅。


12.根据权利要求1所述...

【专利技术属性】
技术研发人员：金一宇，安相基，表炫坤，金益秀，朴嬉淑，任智芸，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR