【技术实现步骤摘要】
半导体封装及其制造方法
本公开主张2018/11/20申请的美国临时申请案第62/769,929号及2018/12/10申请的美国正式申请案第16/215,130号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
技术介绍
半导体装置对许多现代装置来说是必要的。随着科技的进步，半导体装置具有日益强大的功能并包括愈来愈多的集成电路的同时，半导体装置逐渐变小。随着半导体装置的微小化，3D芯片(3DIC)结构被广泛应用于封装构造上，例如封装体堆叠(Package-on-Package,POP)结构等。3DIC结构可包括相互堆叠的基板，并于两基板之间封装半导体芯片，以达到一较小的封装构造。在3DIC封装构造中，底部填充材料可以设于芯片与基板之间，以增强半导体芯片与基板之间的粘着程度。然而，于填充底部填充材料时，底部填充材料可能会溢流并污染位于外连接区内的接合垫，进而产生电性连接的问题。此外，随着半导体装置的微小化，半导体装置内部的芯片效能可能会受到相邻芯片的电磁干扰。
【技术保护点】
1.一种半导体封装，包括：/n一第一基材，包括一芯片安装区及一外连接区，该外连接区位于该芯片安装区外；/n一挡坝，设于该第一基材之上，该挡坝设于该芯片安装区与该外连接区之间，其中该挡坝环绕该芯片安装区，该挡坝包括一金属层，且由该挡坝的上视图观之，该挡坝呈波浪状；以及/n一第一接合垫，设于该第一基材之上，其中该第一接合垫位于该外连接区内。/n
【技术特征摘要】
20181120 US 62/769,929;20181210 US 16/215,1301.一种半导体封装，包括：
一第一基材，包括一芯片安装区及一外连接区，该外连接区位于该芯片安装区外；
一挡坝，设于该第一基材之上，该挡坝设于该芯片安装区与该外连接区之间，其中该挡坝环绕该芯片安装区，该挡坝包括一金属层，且由该挡坝的上视图观之，该挡坝呈波浪状；以及
一第一接合垫，设于该第一基材之上，其中该第一接合垫位于该外连接区内。
2.如权利要求1所述的半导体封装，其中该挡坝具有一第一区段，该第一区段呈双波浪状。
3.如权利要求1所述的半导体封装，其中该挡坝包括多个第一区段及多个第二区段，该些第一区段设于且连接于该些第二区段之间，该些第二区段设于且连接于该些第一区段之间，该些第一区段是垂直区段，该些第二区段是水平区段，该些第一区段呈波浪状，且该些第二区段呈波浪状。
4.如权利要求1所述的半导体封装，还包括一半导体芯片，该半导体芯片安装于该第一基材的该芯片安装区之上。
5.如权利要求4所述的半导体封装，还包括一第二接合垫，该第二接合垫设于该外连接区之上，其中该半导体芯片通过一第二接合部电性连接该第二接合垫。
6.如权利要求5所述的半导体封装，还包括一底部填充材料设于该第一基材之上，其中该底部填充材料位于该芯片安装区内，且该底部填充材料与该挡坝相接触，且该底部填充材料设于该半导体芯片与该第一基材之间。
7.如权利要求6所述的半导体封装，还包括一第二基材，设于该半导体芯片之上，其中该第二基材通过一第一接合部电性连接该第一接合垫，且该第一接合部高于该第二接合部。
8.如权利要求7所述的半导体封装，其中该挡坝的一非导电层接触该挡坝的该金属层与该第二基材。
9.如权利要求4所述的半导体封装，其中该挡坝的该金属层电性连接一接地端。
10.一种半导体封装，包括：
一第一基材，包括一芯片安装区及一外连接区，该外连接区在该芯片安装区外；
一挡坝，设于该第一基材之上，其中该挡坝设于该芯片安装区与该外连接区之间，其中该挡坝环绕该芯片安装区，该挡坝被图案化呈一芯片对准标记；以及
一第一接合垫，设于该第一基材之上，其中该第一接合垫位于该外连接区内。
11....
【专利技术属性】
技术研发人员：陈德荫，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。