本公开提供一种半导体封装及其制造方法。该半导体封装包括一第一基材、一挡坝以及一第一接合垫。该第一基材包括一芯片安装区及一外连接区，该外连接区位于该芯片安装区外。该挡坝设于该第一基材之上，该挡坝设于该芯片安装区与该外连接区之间，该挡坝环绕该芯片安装区，且该挡坝包括一金属层，由该挡坝的上视图观之，该挡坝呈波浪状。该第一接合垫设于该第一基材之上，其中该第一接合垫位于该外连接区内。
Semiconductor package and its manufacturing method
【技术实现步骤摘要】
半导体封装及其制造方法
本公开主张2018/11/20申请的美国临时申请案第62/769,929号及2018/12/10申请的美国正式申请案第16/215,130号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
技术介绍
半导体装置对许多现代装置来说是必要的。随着科技的进步，半导体装置具有日益强大的功能并包括愈来愈多的集成电路的同时，半导体装置逐渐变小。随着半导体装置的微小化，3D芯片(3DIC)结构被广泛应用于封装构造上，例如封装体堆叠(Package-on-Package,POP)结构等。3DIC结构可包括相互堆叠的基板，并于两基板之间封装半导体芯片，以达到一较小的封装构造。在3DIC封装构造中，底部填充材料可以设于芯片与基板之间，以增强半导体芯片与基板之间的粘着程度。然而，于填充底部填充材料时，底部填充材料可能会溢流并污染位于外连接区内的接合垫，进而产生电性连接的问题。此外，随着半导体装置的微小化，半导体装置内部的芯片效能可能会受到相邻芯片的电磁干扰。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开一方面提供一种半导体封装。该半导体封装包括一第一基材、一挡坝以及一第一接合垫。该第一基材包括一芯片安装区及一外连接区，该外连接区位于该芯片安装区外。该挡坝设于该第一基材之上，该挡坝设于该芯片安装区与该外连接区之间，该挡坝环绕该芯片安装区，且该挡坝包括一金属层，由该挡坝的上视图观之，该挡坝呈波浪状。该第一接合垫设于该第一基材之上，其中该第一接合垫位于该外连接区内。在一些实施例中，该挡坝具有一第一区段，该第一区段呈双波浪状。在一些实施例中，该挡坝包括多个第一区段及多个第二区段，该些第一区段设于且连接于该些第二区段之间，该些第二区段设于且连接于该些第一区段之间，该些第一区段是垂直区段，该些第二区段是水平区段，该些第一区段呈波浪状，且该些第二区段呈波浪状。在一些实施例中，该半导体封装还包括一半导体芯片，该半导体芯片安装于该第一基材的该芯片安装区之上。在一些实施例中，该半导体封装还包括一第二接合垫，该第二接合垫设于该外连接区之上，其中该半导体芯片通过一第二接合部电性连接该第二接合垫。在一些实施例中，该半导体封装还包括一底部填充材料设于该第一基材之上，其中该底部填充材料位于该芯片安装区内，且该底部填充材料与该挡坝相接触，且该底部填充材料设于该半导体芯片与该第一基材之间。在一些实施例中，该半导体封装还包括一第二基材，设于该半导体芯片之上，其中该第二基材通过一第一接合部电性连接该第一接合垫，且该第一接合部高于该第二接合部。在一些实施例中，该挡坝的一非导电层接触该挡坝的该金属层与该第二基材。在一些实施例中，该挡坝的该金属层电性连接一接地端。本公开另一方面提供一种半导体封装。该半导体封装包括：一第一基材，包括一芯片安装区及一外连接区，该外连接区在该芯片安装区外；一挡坝，设于该第一基材之上，其中该挡坝设于该芯片安装区与该外连接区之间，其中该挡坝环绕该芯片安装区，该挡坝被图案化呈一芯片对准标记；以及一第一接合垫，设于该第一基材之上，其中该第一接合垫位于该外连接区内。在一些实施例中，该挡坝包括一金属层。在一些实施例中，该挡坝包括一第一区段，该半导体芯片具有一侧壁，该侧壁相邻该第一区段，且该侧壁平行该第一区段。在一些实施例中，该挡坝包括多个第一区段及多个第二区段，该些第一区段设于且连接于该些第二区段之间，该些第二区段设于且连接于该些第一区段之间，该第一区段是呈垂直笔直的区段，且该第二区段是呈水平笔直的区段。在一些实施例中，该半导体封装还包括一半导体芯片，该半导体芯片安装在该第一基材的该芯片安装区之上，其中该半导体芯片通过一第二接合部电性连接该第二接合垫。在一些实施例中，该半导体封装还包括一底部填充材料，该底部填充材料设于该第一基材之上，其中该底部填充材料位于该芯片安装区内且接触该挡坝，该底部填充材料设于该半导体芯片与该第一基材之间。在一些实施例中，该半导体封装还包括一第二基材，该第二基材设于该半导体芯片之上，其中该第二基材通过一第一接合部电性连接该第一接合垫，且该第一接合部高于该第二接合部。本公开另一方面提供一种半导体封装的制造方法，包括：提供一第一基材，包括一芯片安装区及一外连接区，该外连接区位在该芯片安装区外；以及形成一挡坝在该第一基材之上，其中该挡坝设于该芯片安装区与该外连接区之间，该挡坝环绕该芯片安装区，该挡坝包括一金属层，且由该挡坝的上视图观之，该挡坝是呈波浪状，其中一第一接合垫设于该第一基材之上，且该第一接合垫位于该外连接区内。在一些实施例中，该制造方法还包括：形成一第二接合垫在该第一基材之上，以及形成一第二接合部在该第二接合垫上，其中该第二接合垫位于该芯片安装区内；安装一半导体芯片在该第一基材的该芯片安装区之上，其中该半导体芯片通过该第二接合部电性连接该第二接合垫；以及填充一底部填充材料在该半导体芯片与该第一基材之间，其中该底部填充材料位于该芯片安装区内。在一些实施例中，该制造方法还包括：形成一第一接合部在该第一接合垫上，其中该第一接合部高于该第二接合部；以及设置一第二基材在该半导体芯片之上，其中该第二基材通过该第一接合部电性连接该第一接合垫。在一些实施例中，该制造方法还包括：电性耦接该挡坝的该金属层至一接地端。在本公开的一些实施例中，该半导体封装可包括该挡坝，以防止该底部填充材料溢流。此外，该挡坝包括金属层且呈波浪状，因此该半导体封装可保护其芯片免受其他相邻芯片的电磁干扰。再者，该挡坝可作为芯片对准标记，用于将半导体芯片安装在正确位置上。因此，相较于传统的半导体封装，该挡坝无需占据额外空间。上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。附图说明参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的内容，附图中相同的元件符号是指相同的元件。图1为剖面示意图，例示本公开的一些实施例的半导体封装；图2为上视图，例示本公开的一些实施例的半导体封装；图3为上视图，例示本公开的一些实施例的半导体封装；图4为流程图，例示本公开的一些实施例的半导体封装的制造方法；以及图5至图6为剖面示意图，例示本公开的一些实施例(例如图4)的半导体封装的制造方法的不同制造阶段。附图本文档来自技高网...
【技术保护点】
1.一种半导体封装，包括：/n一第一基材，包括一芯片安装区及一外连接区，该外连接区位于该芯片安装区外；/n一挡坝，设于该第一基材之上，该挡坝设于该芯片安装区与该外连接区之间，其中该挡坝环绕该芯片安装区，该挡坝包括一金属层，且由该挡坝的上视图观之，该挡坝呈波浪状；以及/n一第一接合垫，设于该第一基材之上，其中该第一接合垫位于该外连接区内。/n
【技术特征摘要】
20181120 US 62/769,929;20181210 US 16/215,1301.一种半导体封装，包括：
一第一基材，包括一芯片安装区及一外连接区，该外连接区位于该芯片安装区外；
一挡坝，设于该第一基材之上，该挡坝设于该芯片安装区与该外连接区之间，其中该挡坝环绕该芯片安装区，该挡坝包括一金属层，且由该挡坝的上视图观之，该挡坝呈波浪状；以及
一第一接合垫，设于该第一基材之上，其中该第一接合垫位于该外连接区内。
2.如权利要求1所述的半导体封装，其中该挡坝具有一第一区段，该第一区段呈双波浪状。
3.如权利要求1所述的半导体封装，其中该挡坝包括多个第一区段及多个第二区段，该些第一区段设于且连接于该些第二区段之间，该些第二区段设于且连接于该些第一区段之间，该些第一区段是垂直区段，该些第二区段是水平区段，该些第一区段呈波浪状，且该些第二区段呈波浪状。
4.如权利要求1所述的半导体封装，还包括一半导体芯片，该半导体芯片安装于该第一基材的该芯片安装区之上。
5.如权利要求4所述的半导体封装，还包括一第二接合垫，该第二接合垫设于该外连接区之上，其中该半导体芯片通过一第二接合部电性连接该第二接合垫。
6.如权利要求5所述的半导体封装，还包括一底部填充材料设于该第一基材之上，其中该底部填充材料位于该芯片安装区内，且该底部填充材料与该挡坝相接触，且该底部填充材料设于该半导体芯片与该第一基材之间。
7.如权利要求6所述的半导体封装，还包括一第二基材，设于该半导体芯片之上，其中该第二基材通过一第一接合部电性连接该第一接合垫，且该第一接合部高于该第二接合部。
8.如权利要求7所述的半导体封装，其中该挡坝的一非导电层接触该挡坝的该金属层与该第二基材。
9.如权利要求4所述的半导体封装，其中该挡坝的该金属层电性连接一接地端。
10.一种半导体封装，包括：
一第一基材，包括一芯片安装区及一外连接区，该外连接区在该芯片安装区外；
一挡坝，设于该第一基材之上，其中该挡坝设于该芯片安装区与该外连接区之间，其中该挡坝环绕该芯片安装区，该挡坝被图案化呈一芯片对准标记；以及
一第一接合垫，设于该第一基材之上，其中该第一接合垫位于该外连接区内。
11....
【专利技术属性】
技术研发人员：陈德荫，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。