存储器器件及其制造方法技术

一些实施例涉及一种存储器器件。该存储器器件包括设置在衬底上的第一磁阻随机存取存储器(MRAM)单元以及设置在衬底上的第二MRAM单元。层间介电(ILD)层设置在衬底上方。ILD层包括在第一MRAM单元和第二MRAM单元之间限定槽的侧壁。介电层设置在ILD层上方。介电层完全填充槽。本发明专利技术的实施例还涉及存储器器件的制造方法。

Memory device and its manufacturing method

【技术实现步骤摘要】
存储器器件及其制造方法
本专利技术的实施例涉及存储器器件及其制造方法。
技术介绍
许多现代电子器件包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在断电的情况下保留其存储的数据，而易失性存储器在断电时丢失其存储的数据。由于优于当前电子存储器的优点，磁阻随机存取存储器(MRAM)是下一代非易失性电子存储器的一种有前景的候选。与当前的非易失性存储器(诸如闪存)相比，MRAM通常更快并且具有更好的耐久性。与当前的易失性存储器(诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))相比，MRAM通常具有相似的性能和密度，但功耗更低。
技术实现思路
本专利技术的实施例提供了一种存储器器件，包括：第一磁阻随机存取存储器(MRAM)单元，设置在衬底上方；第二磁阻随机存取存储器单元，设置在所述衬底上方；层间介电(ILD)层，设置在所述衬底上方，其中，所述层间介电层包括在所述第一磁阻随机存取存储器单元和所述第二磁阻随机存取存储器单元之间限定槽的侧壁；以及介电层，设置在所述层间介电层上方，其中，所述介电层完全填充所述槽。本专利技术的另一实施例提供了一种存储器器件，包括：第一磁阻随机存取存储器(MRAM)单元，设置在衬底上方；第二磁阻随机存取存储器单元，设置在所述衬底上方；层间介电(ILD)层，设置在所述第一磁阻随机存取存储器单元和所述第二磁阻随机存取存储器单元上方，其中，所述层间介电层包括在所述第一磁阻随机存取存储器单元和所述第二磁阻随机存取存储器单元之间限定凹槽的侧壁，其中，所述层间介电层包括第一材料；介电层，设置在所述层间介电层上方，其中，所述介电层的底面直接接触限定所述凹槽的所述层间介电层的上表面，其中，所述介电层包括第二材料；以及第二层间介电层，设置在所述介电层上方，其中，所述第二材料布置在所述层间介电层的上表面和所述第二层间介电层的下表面之间。本专利技术的又一实施例提供了一种用于制造存储器器件的方法，包括：在衬底上方形成第一磁阻随机存取存储器(MRAM)单元；在所述衬底上方形成第二磁阻随机存取存储器单元；在所述衬底上方形成层间介电(ILD)层，其中，所述层间介电层包括在所述第一磁阻随机存取存储器单元和所述第二磁阻随机存取存储器单元之间限定第一槽的侧壁；在所述层间介电层上方形成介电层，其中，所述介电层包括在所述第一槽的正上方限定第二槽的侧壁；以及去除所述第二槽、所述层间介电层的部分和所述介电层的部分，其中，所述层间介电层的上表面和所述介电层的上表面在水平线处相交，其中，所述水平线是水平的。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据本专利技术的包括两个MRAM单元的存储器器件的一些实施例的截面图，MRAM单元分别具有磁隧道结(MTJ)。图2示出了根据本专利技术的包括嵌入式存储器区域的存储器器件的一些实施例的截面图，嵌入式存储器区域包括分别具有磁隧道结(MTJ)和逻辑区域的两个MRAM单元。图3A至图3B示出了根据本专利技术的包括嵌入式存储器区域的存储器器件的一些实施例的顶视图，该嵌入式存储器区域包括两个MRAM单元和逻辑区域。图4至图14示出了根据本专利技术的形成存储器器件的方法的一些实施例的截面图和/或顶视图，该存储器器件包括嵌入式存储器区域，该嵌入式存储器区域包括分别具有MTJ和逻辑区域的两个MRAM单元。图15示出了根据本专利技术的流程图格式的方法，示出了形成包括两个MRAM单元的存储器器件的方法的一些实施例。具体实施方式本专利技术提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，在各个实例中，本专利技术可以重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。磁阻随机存取存储器(MRAM)单元通常位于ILD结构内，ILD结构围绕嵌入式存储器区域中的衬底上方的堆叠互连层。MRAM单元通常包括在具有按行和列布置的多个MRAM单元的阵列内。多个MRAM单元彼此分隔开相似的距离。MRAM单元通常包括布置在顶部电极和底部电极之间的磁隧道结(MTJ)。底部电极通过底部电极通孔耦合到堆叠互连层，而顶部电极通过顶部电极通孔耦合到堆叠互连层。可以通过在磁隧道结(MTJ)上方形成层间介电(ILD)，然后进行CMP工艺以提供平坦表面来制造MRAM单元。随后通过蚀刻ILD，以在每个MRAM单元的顶部电极上方形成开口来形成顶部电极通孔。随后用一种或多种导电材料填充开口。执行CMP工艺以去除形成顶部电极通孔的任何多余导电材料。位线设置在顶部电极通孔上方。位线将设置在MRAM单元的阵列的每行上方。已经认识到，MTJ的形貌可以使ILD具有侧壁和上表面，并且侧壁和上表面限定任何一对MRAM单元之间的凹槽。用于形成顶部电极通孔的导电材料也可以填充ILD层内的凹槽，使得在执行CMP工艺以形成顶部电极通孔之后，在由ILD限定的凹槽中存在导电材料。在与嵌入式存储器区域中的MRAM单元之间的顶部电极通孔相同层级处具有导电材料可能导致性能故障。例如，凹槽内的导电材料可以缩短相邻顶部电极通孔之间的距离，导致时间依赖的介电击穿(TDDB)，和/或凹槽内的导电材料可能导致MRAM单元的阵列的连续行之间的位线到位线短路问题，引起产量损失和性能故障。在一些实施例中，本专利技术涉及一种形成具有两个或多个MRAM单元的存储器器件的方法，MRAM单元在相应的MRAM单元顶部电极通孔之间的顶部电极通孔的上部层级处不具有任何导电材料。例如，由于连续位线之间的短路，导电材料的缺失防止了存储器器件中的性能故障。参考图1，提供了根据一些实施例的存储器器件100的截面图。存储器器件100包括设置在衬底101上方的第一层间介电(ILD)层106。多个晶体管102位于衬底101和第一ILD层106内。第一磁阻随机存取存储器(MRAM)单元134经由导电接触件104和互连线108连接到多个晶体管102中的第一个。第二MRAM单元136经由导电接触件104和互连线108连接到多个晶体管102本文档来自技高网...

【技术保护点】
1.一种存储器器件，包括：/n第一磁阻随机存取存储器(MRAM)单元，设置在衬底上方；/n第二磁阻随机存取存储器单元，设置在所述衬底上方；/n层间介电(ILD)层，设置在所述衬底上方，其中，所述层间介电层包括在所述第一磁阻随机存取存储器单元和所述第二磁阻随机存取存储器单元之间限定槽的侧壁；以及/n介电层，设置在所述层间介电层上方，其中，所述介电层完全填充所述槽。/n

【技术特征摘要】
20181023 US 62/749,197;20190515 US 16/412,7141.一种存储器器件，包括：
第一磁阻随机存取存储器(MRAM)单元，设置在衬底上方；
第二磁阻随机存取存储器单元，设置在所述衬底上方；
层间介电(ILD)层，设置在所述衬底上方，其中，所述层间介电层包括在所述第一磁阻随机存取存储器单元和所述第二磁阻随机存取存储器单元之间限定槽的侧壁；以及
介电层，设置在所述层间介电层上方，其中，所述介电层完全填充所述槽。


2.根据权利要求1所述的存储器器件，其中，限定所述槽的所述层间介电层的上表面位于所述第一磁阻随机存取存储器单元和所述第二磁阻随机存取存储器单元的最上表面之上。


3.根据权利要求1所述的存储器器件，其中，所述介电层包含一种或多种介电材料。


4.根据权利要求1所述的存储器器件，其中，所述层间介电层包括第一介电材料，其中，所述介电层包括第二介电材料，并且其中，所述第一介电材料是与所述第二介电材料不同的材料。


5.根据权利要求1所述的存储器器件，其中，所述层间介电层的最上表面位于所述介电层的最上表面下方。


6.根据权利要求1所述的存储器器件，其中，所述第一磁阻随机存取存储器单元包括第一组外侧壁，并且所述第二磁阻随机存取存储器单元包括第二组外侧壁，其中，所述介电层在所述第一组外侧壁和所述第二组外侧壁之间横向间隔开。


7.根据权利要求1所述的存储器器件，其中，所述介电层包括正硅酸乙酯和氮氧化硅。


8.根...

【专利技术属性】
技术研发人员：陈胜昌，庄学理，王宏烵，黄胜煌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71